INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

2 VI's abwechseln



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

03.06.2010, 13:04
Beitrag #1

olum Offline
LVF-Grünschnabel
*


Beiträge: 27
Registriert seit: Sep 2007

2011
2007
DE

92263
Deutschland
2 VI's abwechseln
Hallo

habe ein Problem mit dem FPGA.

Ich moechte meine I/O's in SCTL's bearbeiten. Dafuer habe ich 2 Modi, einen Normalen und einen Wartungsmodus.
Im Normalen weden die DI/O Bitweise angesprochen. Im Wartungsmodus hol ich mir nur die U8 Werte der I/O.
Die Modi sind strikt getrennt und koennen nicht gleichzeitig laufen (Case Struktur).
Das Problem ist das man die I/O Nodes nur einmal im SCTL's verwenden kann.

Jetzt ist mein gedanke ein VI fuer den Normalen und eins fuer den Wartungsmodus zu schrieben und vom RT aus zu steuren welches geladen werden soll. Ist dies moeglich. Und wie kann ich zur Laufzeit die VI's im FPGA tauschen?

Hoffe es kann mir jemand helfen.

Danke
olum
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
03.06.2010, 13:52
Beitrag #2

chrissyPu Offline
LVF-Stammgast
***


Beiträge: 467
Registriert seit: Jun 2006

2014 PDS
2006
DE_EN

64283
Deutschland
2 VI's abwechseln
Ja, das müsste gehen. Mit OpenFPGAVI-Reference wählt man aus, welches VI auf den FPGA geladen wird. Dauert natürlich ggf. ein bisschen, aber funktionieren tut das...

Grüße,

ch

PS: Warum nicht die Case-Struktur um die SCTLs? Das ist auch für die Laufzeit besser, da die Case-Strukturen einen festen Overhead haben...
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
03.06.2010, 14:58
Beitrag #3

olum Offline
LVF-Grünschnabel
*


Beiträge: 27
Registriert seit: Sep 2007

2011
2007
DE

92263
Deutschland
2 VI's abwechseln
Danke fuer die schnelle Antwort.

Habe gleich den Vorschlag mit dem Case aussen ausprobiert aber leider wieder einen Fehler bekommen.

Das Problem, dass an zwei verschiedenen Orten auf die I/O zugegriffen wird bleibt aber bestehen und deshalb kommt auch weiter hin der Fehler.

Werde mir das mal anschauen mit dem Laden von einem VI in den FPGA.

Danke
olum
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
04.06.2010, 13:12
Beitrag #4

dlambert Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 89
Registriert seit: May 2009

2010
2007
en

12359
Deutschland
2 VI's abwechseln
Die SCTL ist eine Optimierungsmaßnahme, eine 'Compilerdirektive'. Es gibt an den FPGA I/O's nichts zu optimieren. Daher ist es aus meiner Sicht nur sinnvoll sie ausserhalb der SCTL's anzusprechen. Damit erledigt sich das 'Problem' von selbst.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
05.06.2010, 10:33
Beitrag #5

cb Offline
LVF-SeniorMod


Beiträge: 1.731
Registriert seit: Feb 2006

2018SP1
2001
EN

40xxx
Deutschland
2 VI's abwechseln
' schrieb:Daher ist es aus meiner Sicht nur sinnvoll sie ausserhalb der SCTL's anzusprechen. Damit erledigt sich das 'Problem' von selbst.

rüchtüüüüüüch. Da das FPGA Programm vermutlich sowieso in einer While-Schleife läuft kann man in der While-Schleife eine State-Machine bauen und in den States eine SCTL für die Optimierung des Codes verwenden. Hab ich schon mehrfach so praktiziert.

http://www.rotabench.com - rotierende Prüfstände nach dem Baukasten-Prinzip
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Gehe zu: