INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

RS485 Kommunikation auf FPGA Basis - cRio



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

28.11.2016, 09:32 (Dieser Beitrag wurde zuletzt bearbeitet: 28.11.2016 09:34 von Nullstrom.)
Beitrag #1

Nullstrom Offline
LVF-Grünschnabel
*


Beiträge: 48
Registriert seit: Apr 2012

LV2014
2011
DE

78166
Deutschland
RS485 Kommunikation auf FPGA Basis - cRio
Hallo zusammen,

Derzeit beschäftigt mich folgendes Anliegen. Und zwar würde ich gerne eine RS485 Kommunikation zu einem Sensor aufbauen. Nun wäre dies eigentlich sehr schnell gelöst mit dem NI9871 Modul. Wie ich nun aber feststellen musste, kann dieses Modul nur "bestimmte" Baudrates. Für meinen Sensor benötige ich aber eine Baudrate von 2.5Mbaud.

Meine Idee wäre nun, dieses RS232 Beispielprogramm von NI zu benutzen, damit ich mein NI9401 als IO Modul verwenden kann und anschließend eine Pegelanpassung mit einem TTL-RS485 Treiberbaustein. Das Programm ich ist allerdings so aufgebaut, dass mein Befehl Byteweise durchgearbeitet wird vom FPGA Programm. Nun bekomme ich nirgends einen zusätzlichen Ausgang eingebaut, welcher high/los schaltet - einige ns vor meiner kompletten Datenübertragung und nach meiner Datenübertragung. Dieser Ausgang benötige ich um meinen RS485 Treiner umzuschalten. Oder ich muss halt zwei benutzen.

Habt ihr vielleicht schonmal die RS485 Schnittstelle auf der FPGA implementiert? Wie gesagt, die Pegelanpassung erfolgt extern.

Viele Dank Wink

...ganz vergessen: Leider stimmt die Baudrate beim RS232 Beispielprogramm von NI auch nicht. Gebe ich eine Baudrate von 2.5Mbaud ein, hab ich gemessen eine Baudrate von ca. 2Mbaud.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
28.11.2016, 10:09
Beitrag #2

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: RS485 Kommunikation auf FPGA Basis - cRio
(28.11.2016 09:32 )Nullstrom schrieb:  Meine Idee wäre nun, dieses RS232 Beispielprogramm von NI zu benutzen, damit ich mein NI9401 als IO Modul verwenden kann und anschließend eine Pegelanpassung mit einem TTL-RS485 Treiberbaustein.
Welches RS232 Beispielprogramm? Link?
(28.11.2016 09:32 )Nullstrom schrieb:  Habt ihr vielleicht schonmal die RS485 Schnittstelle auf der FPGA implementiert?
Ja.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
28.11.2016, 10:22
Beitrag #3

Nullstrom Offline
LVF-Grünschnabel
*


Beiträge: 48
Registriert seit: Apr 2012

LV2014
2011
DE

78166
Deutschland
RE: RS485 Kommunikation auf FPGA Basis - cRio
Dies wäre das Programm, welches ich soweit auf meinem NI9066 auch lauffähig habe.
http://www.ni.com/example/27164/en/

Das Timingproblem ist jetzt erstmal nebensächlich. Kann meine im Labview Programm Baudrate soweit anpassen, dass ich am Ende meine 2.5Mbaud habe...

Wie man sieht, wird in diesem Programm das FIFO so lange ausgelesen, bis keine Bytes mehr enthalten sind. Mein R/W Ausgang kann ich also nicht mit in diese Schleife hängen, weil mein R/W sonst Byteweise geschalten wird und nicht nach der kompletten Datenübertragung.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
29.11.2016, 22:58
Beitrag #4

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: RS485 Kommunikation auf FPGA Basis - cRio
Also 2.5 MBaud per FPGA sind definitiv möglich, allerdings musst du dazu das Referenzdesign überarbeiten. Das hat nämlich einen gravierenden Mangel für deine angestrebte Baudrate: Es arbeitet durchgehend mit "Wait Ticks", und übersieht dabei, dass z.B. die Abarbeitung der DIOs mind. 1 Tick und die Abarbeitung der Loops einen Overhead von 2 Ticks erzeugt. Bei typischen RS-232 Baudraten von z.B. 19200 fällt das nicht groß ins Gewicht, bei 2.5 MBaud aber schon. Ein Bit entspricht dann bei der typischen FPGA-Clock von 40 MHz gerade mal 16 Ticks, und wenn zu einem Wait von 16 Ticks noch mind. 3 (oder mehr) Ticks hinzukommen, dann erklärt das deine ca. 2 MBaud.

Für ein korrektes Timing brauchst du eigentlich den Loop Timer.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
01.12.2016, 12:41
Beitrag #5

Nullstrom Offline
LVF-Grünschnabel
*


Beiträge: 48
Registriert seit: Apr 2012

LV2014
2011
DE

78166
Deutschland
RE: RS485 Kommunikation auf FPGA Basis - cRio
Vielen herzlichen Dank für den Hinweis

Leider bin ich im Bereich der FPGA Programmierung noch nicht allzu fortgeschritten - somit ist es für mich nicht ganz so einfach, das komplette Beispielprogramm zu Überarbeiten. Muss mich mal umschauen, ob ich noch eine andere Möglichkeit der RS485 Kommunikation finde mit dieser "hohen" Baudrate.

Auch wenn ich das ganze am liebsten auf meinem cRio System läuffähig hätte, wage ich mich mal an unser PXI System ran. Dort ist eine NI PXI-8433/2 (RS485/RS422) Schnittstellenkarte verbaut, und diese kann frei wählbare baudrates verarbeiten. Vielleicht ist dort die implementierung etwas einfacher.

Ansonsten, wenn ihr noch eine Lösung hättet bzgl. RS485 / cRio / 2.5Mbaut - freue ich mich um jeden Hinweis.

Viele Grüße aus dem Schwarzwald
Flo
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
01.12.2016, 16:02
Beitrag #6

GerdW Offline
______________
LVF-Team

Beiträge: 17.399
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: RS485 Kommunikation auf FPGA Basis - cRio
Crosspost

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
02.12.2016, 08:03
Beitrag #7

Nullstrom Offline
LVF-Grünschnabel
*


Beiträge: 48
Registriert seit: Apr 2012

LV2014
2011
DE

78166
Deutschland
RE: RS485 Kommunikation auf FPGA Basis - cRio
Entschuldige Gerd - wusste nicht, das die zwei Foren "zusammenarbeiten".
Dachte vielleicht, das ich durchs NI Forum vielleicht international paar Leute erreiche, die mir weiterhelfen könnten.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
02.12.2016, 08:38 (Dieser Beitrag wurde zuletzt bearbeitet: 02.12.2016 08:39 von GerdW.)
Beitrag #8

GerdW Offline
______________
LVF-Team

Beiträge: 17.399
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: RS485 Kommunikation auf FPGA Basis - cRio
Hallo Nullstrom,

"zusammenarbeiten" wäre zuviel gesagt - eher friiedliche Koexistenz mit freundlicher Unterstützung durch NI… Big Grin

Was eher bei Crossposts stört: niemand macht gern Arbeit, die evtl. schon in einem anderen Forum erledigt wurde. Und wir sind hier alle freiwillig im Forum aktiv!
Wenn man als OP also immer gleich angibt, dass es woanders parallel weitere Diskussionen gibt, fühlt sich hinterher niemand auf den Schlips getreten… (Das gilt natürlich andersherum auch im NI-Forum!)

Ansonsten: einfach mal die hiesigen Forumsregeln lesen - der rot markierte Eintrag im Seitenheader! Dort Punkt 9 & 10 beachten…

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
02.12.2016, 08:44
Beitrag #9

Nullstrom Offline
LVF-Grünschnabel
*


Beiträge: 48
Registriert seit: Apr 2012

LV2014
2011
DE

78166
Deutschland
RE: RS485 Kommunikation auf FPGA Basis - cRio
Ok verstehe Wink
War auch keine böse Absicht dahinter. Man versucht halt immer sämtliche Supportkanäle zu nutzen.

Vielleicht findet sich noch was...
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 6.834 26.10.2015 20:41
Letzter Beitrag: Felix777
  Datenübergabe parallele Schleifen FPGA cRIO Brainbug 0 5.191 16.09.2015 09:49
Letzter Beitrag: Brainbug
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 8.925 18.06.2015 06:17
Letzter Beitrag: Rostra
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 11.476 17.03.2015 16:58
Letzter Beitrag: LauraP.
  Kommunikation zwischen FPGA und Host skar 13 13.448 09.09.2014 14:08
Letzter Beitrag: skar
  Fehlersuche bei FPGA-Code mit cRIO Mietzekatze 8 7.619 10.09.2013 18:52
Letzter Beitrag: Mietzekatze

Gehe zu: