+- LabVIEWForum.de (https://www.labviewforum.de)
+-- Forum: LabVIEW (/Forum-LabVIEW)
+--- Forum: LabVIEW Module (/Forum-LabVIEW-Module)
+---- Forum: LabVIEW FPGA (/Forum-LabVIEW-FPGA)
+---- Thema: Unterschiedliche Abtastfrequenzen bei Period Measurement und Scale Period (/Thread-Unterschiedliche-Abtastfrequenzen-bei-Period-Measurement-und-Scale-Period)
Unterschiedliche Abtastfrequenzen bei Period Measurement und Scale Period - Schü - 15.10.2012 07:18
Einen guten Morgen alle miteinander,
da ich bei meiner Diplomarbeit die Frequenz eines unbekannten (vorerst Sinussignals) ermitteln muss, habe ich für mein FPGA-VI das FPGA Express-VI "Period Measurement" genommen. Die Schleife in der sich diese Operation befindet ist mit 50kHz getaktet.
Um mir nun die Frequenz anzeigen zu lassen, habe ich im RT-VI die Funktion "Scale Period" verwendet. An den Eingang "sample rate (S/s)" hatte ich zunächst meine 50kHz angelegt, da ich ja damit abgetastet habe.
Nach mehreren Testmessungen stellte ich fest, dass die im VI ausgegebene Frequenz immer um den Faktor 1,075 erhöht war. Worauf hin ich die sample-rate auf 46512Hz stellte und nun bekomme ich die richtige Eingangsfrequenz angezeigt.
Ich weiß zwar wie ich das Problem beheben kann, allerdings kann ich mir nicht erklären was das Problem überhaupt auslöst bzw. wie dieser "Skalierungs-"Faktor zustande kommt.
Verwendet wird ein cRIO 9074 mit einem NI 9234 Eingangsmodul.
Sollten noch Bilder der VIs benötigt werden lade ich sie sofort hoch, wenn mein Arbeitsrechner wieder aus dem Wochenende kommt.
Danke schonmal fürs Lesen und eure Hinweise.
Beste Grüße vom Schü
RE: Unterschiedliche Abtastfrequenzen bei Period Measurement und Scale Period - jg - 03.11.2012 11:03
Ist zwar schon etwas her, aber trotzdem:
1) Ja, Screenshots oder noch besser VIs wären hilfreich.
2) Dir ist hoffentlich klar, dass 50 kHz keine der "nativen" Datenerfassungsraten eines 9234 ist. Wenn du mit der internen Zeitbasis des 9234 arbeitest, dann sind die erlaubten Datenraten 51.2 kHz, 25.6 kHz, 17.066 kHz, etc. etc.
siehe z.B. hier:
http://zone.ni.com/reference/en-XX/help/370984T-01/criodevicehelp/9234_configuring_the_clock_source/
Es mag dann auch keine gute Idee sein, beim Auslesen per FPGA von dieser interne Rate abzuweichen:
http://zone.ni.com/reference/en-XX/help/370984T-01/criodevicehelp/9234_reading_data/
Gruß, Jens