FIFO Datenverlust

So nun ein Update:
Also es ist möglich den CRIO FPGA ohne das RT Modul zu nutzen.
Ich habe es nun auch schon getestet und kann die Aussage von NI bestätigen.

Das Problem mit dem Datenverlust hat sich auch erledigt. Die FIFOs waren an einer Stelle im Programm falsch zugeordnet, deshalb wurden an verschiedenen
Stellen Daten in den FIFO geschrieben.

Vielen Dank!