INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

RS485 Kommunikation auf FPGA Basis - cRio



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

28.11.2016, 10:22
Beitrag #3

Nullstrom Offline
LVF-Grünschnabel
*


Beiträge: 48
Registriert seit: Apr 2012

LV2014
2011
DE

78166
Deutschland
RE: RS485 Kommunikation auf FPGA Basis - cRio
Dies wäre das Programm, welches ich soweit auf meinem NI9066 auch lauffähig habe.
http://www.ni.com/example/27164/en/

Das Timingproblem ist jetzt erstmal nebensächlich. Kann meine im Labview Programm Baudrate soweit anpassen, dass ich am Ende meine 2.5Mbaud habe...

Wie man sieht, wird in diesem Programm das FIFO so lange ausgelesen, bis keine Bytes mehr enthalten sind. Mein R/W Ausgang kann ich also nicht mit in diese Schleife hängen, weil mein R/W sonst Byteweise geschalten wird und nicht nach der kompletten Datenübertragung.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
RE: RS485 Kommunikation auf FPGA Basis - cRio - Nullstrom - 28.11.2016 10:22

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 7.575 26.10.2015 20:41
Letzter Beitrag: Felix777
  Datenübergabe parallele Schleifen FPGA cRIO Brainbug 0 5.630 16.09.2015 09:49
Letzter Beitrag: Brainbug
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 9.699 18.06.2015 06:17
Letzter Beitrag: Rostra
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 12.189 17.03.2015 16:58
Letzter Beitrag: LauraP.
  Kommunikation zwischen FPGA und Host skar 13 14.510 09.09.2014 14:08
Letzter Beitrag: skar
  Fehlersuche bei FPGA-Code mit cRIO Mietzekatze 8 8.277 10.09.2013 18:52
Letzter Beitrag: Mietzekatze

Gehe zu: