+- LabVIEWForum.de (https://www.labviewforum.de)
+-- Forum: LabVIEW (/Forum-LabVIEW)
+--- Forum: LabVIEW Module (/Forum-LabVIEW-Module)
+---- Forum: LabVIEW FPGA (/Forum-LabVIEW-FPGA)
+---- Thema: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen (/Thread-Kommunikation-ueber-DMA-zwischen-FPGA-und-RT-FIFO-nur-fuer-3-ms-fuellen)
Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen - Rostra - 17.06.2015 10:57
Hallo,
ich übertrage 3 analoge Signale von meinem FPGA zu meinem RT-System. DA die meiste Zeit eigentlich nichts passiert brauche ich die Daten auch nicht. Aber... innerhalb von 3ms müssen Daten aufgezeichnet werden. Diese schreibe ich in einen FIFO. Wie kann ich es realisieren, dem FIFO zu sagen, wann er gefüllt werden soll und wann nicht? Irgendwie über eine Case-Struktur vielleicht?
Danke im Voraus
RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen - jg - 17.06.2015 11:04
(17.06.2015 10:57 )Rostra schrieb: Irgendwie über eine Case-Struktur vielleicht?Ja.
Gruß, Jens
RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen - Rostra - 17.06.2015 11:43
Was genau muss ich in dem Fall in die Case-Struktur packen?
Das "Open-FPGA" das "Fifo.Read" oder alles? Was genau muss in die Case-Struktur?
RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen - jg - 17.06.2015 11:51
Fifo.Read? Ich dachte, du wolltest nur bei "Ereignis" Daten in den FIFO schreiben (also FIFO Write)...
Reden wir eigentlich vom FPGA-Programm oder vom RT-Programm?
Gruß, Jens
RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen - Rostra - 17.06.2015 12:02
Es ist ein CompactRio.
Also FPGA mit RT.
Im FPGA werden die Daten in den FIFO geschrieben, dann über den DMA übertragen und vom RT lese ich die Daten aus und übergebe diese in meinen Graphen.
Dies soll eben nur in diesen 3ms passieren.
Weisst du was ich mein?
Gleich noch eine Frage hinterher: Die Daten in dem Fifo möchte ich nun in meinem Graphen anzeigen lassen und möchte dass diese auch da bleiben bis der nächste Durchlauf passiert ist. Hast du da auch ne Idee?
RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen - jg - 17.06.2015 12:10
Im FPGA erfolgt bei dir also keine Entscheidung, ob du die Daten wirklich brauchst oder nicht? Das willst du erst im RT machen?
Gruß, Jens
RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen - Rostra - 17.06.2015 12:38
Ich muss ehrlich sagen, dass ich daran noch gar nicht gedacht habe.
Wahrscheinlich ist die Entscheidung darüber im FPGA sinnvoller aber im RT einfacher. Da mein Programm nicht sonderlich gross sein wird, ist Platzsparsamkeit zweitrangig. Darum würde ich die Entscheidung eher auf dem RT machen.
Generell ist mein Problem, dass ich bisher weder mit FPGA noch mit RT gearbeitet habe. Dass ich jetzt auf beides gleichzeitig stosse macht die Sache nicht einfacher.
Deswegen bin ich eher auf der Suche nach der wenig komplexeren Lösung.
RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen - Rostra - 17.06.2015 14:53
Das erste Problem ist gelöst:
http://www.ni.com/white-paper/2993/de/
Also doch auf FPGA-Basis... hattest recht!
Zur zweiten Frage: Wie kann ich die Daten, die aus dem Fifo entnommen werden, anstatt in einem Graphen, in einem indicator anzeigen lassen?
RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen - GerdW - 17.06.2015 19:29
Hallo Rostra,
ein Graph ist ein Indicator: Problem gelöst…
RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen - Rostra - 18.06.2015 06:17
Hallo GerdW,
dann meine ich einen "numeric indicator".