INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Dieses Thema hat akzeptierte Lösungen:

Control/Indicator overflow auf der FPGA



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

27.05.2014, 16:05
Beitrag #1

Patrik Offline
LVF-Neueinsteiger


Beiträge: 9
Registriert seit: Apr 2013

2012
2012
DE



Control/Indicator overflow auf der FPGA
Hallo Zusammen
ich bin dabei ein Programm zu schreiben, welches Unwuchten an drehenden Teilen lokalisieren kann. Dazu berechne ich mit einer cRIO 9012 die aktuelle Winkellage des rotierenden Teils (via Encoder) und lese gleichzeitig die aktuelle Beschleunigung aus einem entsprechenden Sensor aus. Die Werte werden in je einem Array abgespeichert. Jeder Array enthält 1024 Messwerte. Die sample rate wird so angepasst, dass sich die 1024 Messwerte gleichmäßig über zwei volle Umdrehungen verteilen. (unabhängig von der Drehzahl) Das alles ist auf der FPGA realisiert.
Nun müssen die Beschleunigungswerte anhand einer FFT ausgewertet werden. Diese Aufgabe soll der Prozessor erledigen, da die FPGA dafür zu klein ist. Sobald der Prozessor fertig ist, würden erneut die Beschleunigungen während zwei Umdrehungen gemessen und das ganze startet von vorne.

Das Problem liegt nun darin, dass die FPGA nicht in der Lage ist, zwei Indicatorarrays mit je 1024 Messwerten an 20bit resp. 32bit zu speichern. Gibt es eine andere Möglichkeit die Daten von der FPGA in den Prozessor der cRio zu schieben? Die cRio hat eigentlich genug Speicherplatz, es geht ja um lächerliche 53.2 kbit! Ich habe schon einige Möglichkeiten ausprobiert, allerdings scheitern alle am gleichen Problem...


Ihr findet das Programm im Anhang. Es ist in mehrere parallel laufende Whileloops gegliedert. Es ist noch nicht übermässig strukturiert, da es sich um einen zum ca. 100 mal abgeänderten Entwurf handelt.

Besten Dank für eure Tipps.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
27.05.2014, 16:33
Beitrag #2

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: Control/Indicator overflow auf der FPGA

Akzeptierte Lösung

Große Arrays habe als Control oder Indicator im FPGA nichts verloren. Für die Übertragung der Werte an den RT-Teil nimmt man in einem solchen Fall DMA-FIFOs.

Gruß, Jens

P.S.: Wo ist der Upload?

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
28.05.2014, 07:16
Beitrag #3

Patrik Offline
LVF-Neueinsteiger


Beiträge: 9
Registriert seit: Apr 2013

2012
2012
DE



RE: Control/Indicator overflow auf der FPGA
Hoi Jens
danke für den Tipp. Dann mache ich mich mal über DMA-FIFOs schlau. Den Upload sieht man nicht, ich habe das bis jetzt immer über ein Hostfile auf dem Prozessor gelöst. Dort wurden alle Indicators & Controlls der FPGA in globale Variablen geschrieben. Somit hatte der Prozessor Zugriff. Ich denke, dass funktioniert hier nicht mehr. Zumal deine Frage suggeriert, dass du das anders gelöst hättest. Kannst du mir einen Rat geben?

Gruss
Patrik
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 7.885 26.10.2015 20:41
Letzter Beitrag: Felix777
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 13.190 17.03.2015 16:58
Letzter Beitrag: LauraP.
  Slide control auf einem FPGA-Board realisieren? Peer 2 5.820 06.07.2011 11:46
Letzter Beitrag: Peer

Gehe zu: