INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Dieses Thema hat akzeptierte Lösungen:

Darstellungstyp inkompatibel



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

29.04.2016, 11:03
Beitrag #1

TenaciousTim Offline
LVF-Grünschnabel
*


Beiträge: 21
Registriert seit: Apr 2016

2012
2015
DE



Darstellungstyp inkompatibel
Hallo zusammen,

Ich habe ein kleines Problem und zwar arbeite ich an einer FPGA Programmierung, welche den Darstellungstyp DBL überhaupt nicht leiden kann. Jedoch macht meine Rückkopplung egal wie ich es anstelle aus meinem FXP ein DBL. Ich habe versucht das zurück zu transformieren, jedoch reicht das kleine Stück an DBL Signal aus um mein Programm unbrauchbar zu machen. Kann man es irgendwie einstellen, dass Eingang = Ausgang ist o.Ä.?

Ich habe das Programmstück angehängt (da funtioniert es einwandfrei weil es nicht in der FPGA Umgebung agiert.) Und einen Screeny mit einem roten Kasten gibt es auch noch oben drauf.

   

Gruß Tim


Angehängte Datei(en)
12.0 .vi  Timer Loop.vi (Größe: 8,62 KB / Downloads: 291)
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
29.04.2016, 14:11
Beitrag #2

GerdW Offline
______________
LVF-Team

Beiträge: 17.398
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Darstellungstyp inkompatibel
Hallo Tim,

ich konnte das Problem eben nachstellen, allerdings war das VI da dem Target "Mein Computer" zugeordnet. Ich habe es nicht in einem FPGA-Target ausprobiert…

Was mich an deinem Mini-VI aber sonst wundert:
Warum willst du auf dem FPGA mit GetTime und GetDateTimeString arbeiten?
Warum verwendest du keine Warte-Funktion des FPGA?
Warum dividierst du auf dem FPGA?

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
29.04.2016, 15:49
Beitrag #3

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: Darstellungstyp inkompatibel

Akzeptierte Lösung

Interessanter Effekt, darüber bin ich auch noch nicht gestolpert.

Wenn man an der Wandlung nach FXP eine FXP-Konstante mit den korrekten Einstellungen anschließt, dann lässt sich das Phänomen beseitigen.

Ansonsten kann ich den Kritikpunkten von Gerd nur aus vollen Herzen zustimmen. Wieso im FPGA bei überhaupt die Millisekunden an FXP führen (außer du willst extrem lange warten). Arbeite einfach mit Integer-Werten.

Gruß, Jens


Angehängte Datei(en)
12.0 .vi  Timer Loop.vi (Größe: 11,64 KB / Downloads: 295)

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
02.05.2016, 11:39 (Dieser Beitrag wurde zuletzt bearbeitet: 02.05.2016 12:10 von TenaciousTim.)
Beitrag #4

TenaciousTim Offline
LVF-Grünschnabel
*


Beiträge: 21
Registriert seit: Apr 2016

2012
2015
DE



RE: Darstellungstyp inkompatibel
Hallo zusammen,

Danke für die antworten.

(29.04.2016 14:11 )GerdW schrieb:  Was mich an deinem Mini-VI aber sonst wundert:
Warum willst du auf dem FPGA mit GetTime und GetDateTimeString arbeiten?


Ich habe eine Zeitanzeige generiert um zu prüfen ob richtig gezählt wird. Quasi als Vergleichswert. Ich bin neu auf dem Gebiet und überprüfe deshalb viel. Im eigentlichen Programm wird das nicht vorkommen.

(29.04.2016 14:11 )GerdW schrieb:  Warum verwendest du keine Warte-Funktion des FPGA?
Warum dividierst du auf dem FPGA?

Mit der Warte-Funktion hatte ich nur Probleme in der FPGA Umgebung. Der Timer der dort simuliert wird soll dynamisch wieder abgebrochen und resetet werden falls die Bedingungen dafür nicht mehr zutreffen. Konkret geht es darum, dass ein Schieber geöffnet werden soll falls eine Pumpe mehr als 15 Minuten gegen ein geschlosssenes Ventil anfährt. die 0,25 stellt eine viertel sekunde da. Warum ich da nochmal durch 1000 teile muss ich mir nochmal ins Gedächtnis rufen. Das ist aber doch nicht entscheidend oder?

Edit: Die 1000 kommen daher, dass ich im Programm die Schleifendauer auf 250ms gesetzt habe und das eben in die Viertel Sekunde umgerechnet habe. Das wäre in dem Mini-VI nicht nötig gewesen richtig.



Ich werde es jetzt nochmal mit integer probieren. Mal sehen ob das dann klappt.
(29.04.2016 15:49 )jg schrieb:  Wenn man an der Wandlung nach FXP eine FXP-Konstante mit den korrekten Einstellungen anschließt, dann lässt sich das Phänomen beseitigen.

Danke Jens,
das hat sofort funktioniert mit der Konstante.Yourock


Edit: Da Jens diese Phänomen interessant fand: Man kann die Ausgänge der Rechenoperationen auch überschreiben, dann benötigt man die Konstante(n) nicht.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Gehe zu: