INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

IRQ wird überhaupt bestätigt?



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

16.04.2014, 14:49
Beitrag #21

akr74000 Offline
LVF-Grünschnabel
*


Beiträge: 18
Registriert seit: Jan 2014

2012
2014
DE



RE: IRQ wird überhaupt bestätigt?
hallo freunde,

wie ist es mit dem READ auf dem FPGA, beim READ-FIFO ist das Timeout auf 0 gesetzt, hat das keine Wirkung auf die Schleife?
Gruss
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
16.04.2014, 15:20
Beitrag #22

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: IRQ wird überhaupt bestätigt?
Was soll daran störend sein? Du hast ein Byte über das Modul empfangen und willst es jetzt nur so schnell wie möglich über den FIFO vom FPGA zum RT übertragen. Die empfangenen Strings müssen schon sehr lang sein und die Größe des FIFOs muss sehr klein gewählt sein, damit der FIFO überläuft. Also ruhig Timeout Null.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
16.04.2014, 16:00 (Dieser Beitrag wurde zuletzt bearbeitet: 16.04.2014 16:03 von akr74000.)
Beitrag #23

akr74000 Offline
LVF-Grünschnabel
*


Beiträge: 18
Registriert seit: Jan 2014

2012
2014
DE



RE: IRQ wird überhaupt bestätigt?
(16.04.2014 15:20 )jg schrieb:  Was soll daran störend sein? Du hast ein Byte über das Modul empfangen und willst es jetzt nur so schnell wie möglich über den FIFO vom FPGA zum RT übertragen. Die empfangenen Strings müssen schon sehr lang sein und die Größe des FIFOs muss sehr klein gewählt sein, damit der FIFO überläuft. Also ruhig Timeout Null.

Gruß, Jens

auch wenn Timeout 0 ist??
ich denke das der FIFO immer Timeout flag setzt, dafür wird IRQ gesetzt und immer wenn er ein Byte lesen will wird er Timeout treffen Wink
oder ist es falsch
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
16.04.2014, 16:25
Beitrag #24

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: IRQ wird überhaupt bestätigt?
Die "Write FIFO" Node wirft dann ein TRUE am Ausgang "Timed out", wenn beim Schreiben in den FIFO
- erstens der FIFO voll ist UND
- zweitens innerhalb des angeschlossenen Timeouts der FIFO nicht wieder Platz hat, so dass die Daten doch noch geschrieben werden können.
Wie schon gesagt, dass der "Target to Host"-FIFO bei serieller Kommunikation wirklich überläuft, ist sehr unwahrscheinlich.

Gruß, Jen

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
16.04.2014, 16:30
Beitrag #25

cb Offline
LVF-SeniorMod


Beiträge: 1.731
Registriert seit: Feb 2006

2018SP1
2001
EN

40xxx
Deutschland
RE: IRQ wird überhaupt bestätigt?
(16.04.2014 16:00 )akr74000 schrieb:  auch wenn Timeout 0 ist??
ich denke das der FIFO immer Timeout flag setzt, dafür wird IRQ gesetzt und immer wenn er ein Byte lesen will wird er Timeout treffen Wink
oder ist es falsch

kleiner Tip: einfach mal die Hilfe zum Zeit-Verhaltens eines FIFOs auf dem FPGA-VI lesen, da stehen viele interessante Sachen drin!

http://www.rotabench.com - rotierende Prüfstände nach dem Baukasten-Prinzip
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
16.04.2014, 20:42
Beitrag #26

akr74000 Offline
LVF-Grünschnabel
*


Beiträge: 18
Registriert seit: Jan 2014

2012
2014
DE



RE: IRQ wird überhaupt bestätigt?
(16.04.2014 16:30 )cb schrieb:  
(16.04.2014 16:00 )akr74000 schrieb:  auch wenn Timeout 0 ist??
ich denke das der FIFO immer Timeout flag setzt, dafür wird IRQ gesetzt und immer wenn er ein Byte lesen will wird er Timeout treffen Wink
oder ist es falsch

kleiner Tip: einfach mal die Hilfe zum Zeit-Verhaltens eines FIFOs auf dem FPGA-VI lesen, da stehen viele interessante Sachen drin!

hallo cb,
wo finde ich das? die NI Seite oder hier ist so ein Thema?
vielen Dank im voraus für alles wirklich war manche Sachen hilfreich.
Gruß
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
17.04.2014, 06:14
Beitrag #27

cb Offline
LVF-SeniorMod


Beiträge: 1.731
Registriert seit: Feb 2006

2018SP1
2001
EN

40xxx
Deutschland
RE: IRQ wird überhaupt bestätigt?
(16.04.2014 20:42 )akr74000 schrieb:  hallo cb,
wo finde ich das? die NI Seite oder hier ist so ein Thema?
vielen Dank im voraus für alles wirklich war manche Sachen hilfreich.
Gruß

Strg+H drücken, das blendet die Context-Hilfe ein oder aus. Wenn die Context-Hilfe eingeblendet ist mit der Maus über die FIFO-Node gehen, dann wird die "Kurz-Hilfe" zur Fifo-Node eingeblendet. Dort kannst du dann auf "detailed help" (weiß nicht wie das in der deutschen Version heist ...) klicken und dann geht die Hilfe zu dem Element auf ...

viele Grüße
cb

http://www.rotabench.com - rotierende Prüfstände nach dem Baukasten-Prinzip
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Gehe zu: