INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Performance Probleme mit cRIO



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

06.07.2012, 08:24
Beitrag #11

rolfk Offline
LVF-Guru
*****


Beiträge: 2.302
Registriert seit: Jun 2007

alle seit 6.0
1992
EN

2901GG
Niederlande
RE: Performance Probleme mit cRIO
(05.07.2012 22:09 )Stefan 79 schrieb:  @gerd: Ich glaube das Prinzip von Dataflow verstanden zu haben nur war mir nicht klar, dass der Tunnel erst beim Verlassen der while loop geschrieben wird. Irgendwie dachte ich es wäre wie bei einem Scan der Ein-Ausgänge des cRio. Sagte ja bin neuling.

Erstaunlich ist aber doch, dass die Erste Schleife nun eine Aufzeichnungsrate von 1ms schafft.
Den beiträgen zu folge wäre es vermutlich am besten alles auf den FPGA zu packen.

Alles muss auch wieder nicht sein, aber was hardwarenah ist und zwischen den Modulen im cRIO geschieht ist natürlich im FPGA am nächsten an der Quelle, und damit auch am Schnellsten.

Grundsätzlich solltest Du Dir auch noch bewusst sein, dass Dinge wie File IO (oder Hust, Keuch, Schluck, Frontpanel Updates) schlichtweg nicht realtime sind. Es ist darum eine gute Sache, um die Datenerfassung in einer zeitkritischen Loop zu machen und die Daten mittels FIFO, Queue oder dergleichen in eine zweite nicht zeitkritische Loop zu schicken und dort auf Disk zu speichern, und eventuel (aber nur im Debug Mode) auf dem Frontpanel darzustellen

Rolf Kalbermatter
Technische Universität Delft, Dienst Elektronik und Mechanik
https://blog.kalbermatter.nl
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
17.07.2012, 15:48
Beitrag #12

Stefan 79 Offline
LVF-Neueinsteiger


Beiträge: 5
Registriert seit: Jul 2012

2011
-
kA



RE: Performance Probleme mit cRIO
Anfängerfrage: Kann ich auf dem FPGA auch strukturiert Programmieren? D.h. das erfassen der Drehzahlen in einem VI und die Datenumrechnung bzw. Datenaufzeichnung in ein weiteres VI?
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
17.07.2012, 15:50
Beitrag #13

GerdW Offline
______________
LVF-Team

Beiträge: 17.412
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Performance Probleme mit cRIO
Hallo Stefan,

ja!

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Probleme bei der Konfiguration des cRIO 9002 Parvon 1 5.405 03.11.2006 16:40
Letzter Beitrag: thomas.sandrisser

Gehe zu: