Signal erstellen und gleichzeitig Regeln?

Danke nochmal für die Hilfe,

Zitat:Daher vielleicht das angehängte Split/Joint-Number versuchen, logischerwesie zweimal hintereinander.

Hat geklappt. Habe jetzt 4 I16 zu 1 U64 zusammengefügt. Lässt sich auch auslesen.

Zitat:- Wegen PID: Schau mal, ob du den Ausgang nicht auf "Gleiches Zahlenformat wie der Eingang" stellen kannst - geht zumindest bei allen anderen FPGA-"Express-VIs"...

Das habe ich nicht erreichen können, da ich diese Einstellung nicht vornehmen kann, und wenn doch dann habe ich diese nicht gefunden. Aber sollte ich nicht mit "einfachem" in I16 umwandeln "genug" Genauigkeit erreichen?


Nun eine Frage zum Timing, wenns gestattet ist.

Wie erreiche ich es denn, dass meine Signalschleife in dem Zeitlchen Abstand ausgeführt wird den ich möchte?
Also wenn 1024 ausführungen der Schleife 1 Sinus sind. Dann müsste ich ja die Schleife alle 1/1024 Sekunden ausführen um 1 Hz zu erreichen. Das erreiche ich doch, wenn ich dem Loop-Timer sage: Alle 1000000/1024 uSec ausführen?!
Jetzt meine Ungewissheit. Wie schnell geht das ganze von statten und wie hoch kann ich wohl in meiner Frequenz gehen. Bzw. wie schnell macht das wohl der Memory mit?

Weiterhin s.u. was ich gebastelt habe und ich würde mich über eine Abschätzung und Beurteilung meines Programmierstils freuen.

Gruß

Knulf