Zeitverzögerung zwischen parallelen Schleifen - ungewollt!
|
Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!
11.07.2012, 09:03
Beitrag #3
|
GerdW
______________
Beiträge: 17.518
Registriert seit: May 2009
LV2019 (LV2021)
1995
DE_EN
10×××
Deutschland
|
RE: Zeitverzögerung zwischen parallelen Schleifen - ungewollt!
Hallo,
Wenn es der FPGA sein muss:
- ich würde die "Häuser" zusammenfassen, der FPGA kann bequem mit INTs rechnen und auf Byte-Ports der DO-Karte schreiben ("DO0-7" z.B.).
Ansonsten:
Mach doch das Ganze direkt auf dem cRIO. Das ist mehr als schnell genug für Temperaturregelung - und deutlich einfacher zu debuggen...
|
|
|
| |
Nachrichten in diesem Thema |
RE: Zeitverzögerung zwischen parallelen Schleifen - ungewollt! - GerdW - 11.07.2012 09:03
|