INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Zeitverzögerung zwischen parallelen Schleifen - ungewollt!



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

11.07.2012, 09:03
Beitrag #3

GerdW Offline
______________
LVF-Team

Beiträge: 17.518
Registriert seit: May 2009

LV2019 (LV2021)
1995
DE_EN

10×××
Deutschland
RE: Zeitverzögerung zwischen parallelen Schleifen - ungewollt!
Hallo,

Wenn es der FPGA sein muss:
- ich würde die "Häuser" zusammenfassen, der FPGA kann bequem mit INTs rechnen und auf Byte-Ports der DO-Karte schreiben ("DO0-7" z.B.).

Ansonsten:
Mach doch das Ganze direkt auf dem cRIO. Das ist mehr als schnell genug für Temperaturregelung - und deutlich einfacher zu debuggen...

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
RE: Zeitverzögerung zwischen parallelen Schleifen - ungewollt! - GerdW - 11.07.2012 09:03

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Kommunikation zwischen parallelen VIs cRio 5 7.685 05.03.2012 14:32
Letzter Beitrag: eb
  LabVIEW Simulation vom parallelen BF537 EZ-KIT LITE auswerten lassen HK123 0 3.888 16.10.2008 08:26
Letzter Beitrag: HK123

Gehe zu: