' schrieb:Hallo Freedive!
Zwei Fragen noch:
im FPGA programmiere ich Samplen, Build Array und FIFO Write in eine Schleife, nicht wahr?
im Host will ich zwei Timed Loops, in der einen steht wohl FIFO Read. Aber was soll ich in die zweite schreiben? Wie funktioniert das Spiel mit den beiden Schleifen?
Grüsse
Klaus
Morsche +gaehn+,
im FPGA machst ein Build Array und legst das per Autoindizierung auf eine FoorLoop in der das FIFO Write liegt, genau.
Am RT Host hast eine TimedLoop die die Werte per Invoke Node per FIFO read (DMA Transfer Target to Host) abholt und direkt in einen RT FIFO schreibt. In der 2ten Schleife hast ein RT FIFO Read mit dem du die Werte wieder abholst und in die Datei schreibst.
Solltest du nicht sehr große Datenmengen haben, kannst auch auf die 2te Schleife verzichten und den Dateiinput gleich in der 1. Schleife programmieren.
Ich bin "leider" im Urlaub und deshalb LabVIEW + FPGA + RIO frei, ansonsten haett ich dir das schon lange programmiert :-)