Timing Probleme cRIO

Ich habe gestern mal versucht, deine Bsp-VIs zu kompilieren. Auch ich bekomme Timing-Violations, und wenn man sich dann schrittweise durch die Fehlermeldungen durchklickt kommt man auch auf die Ursache: Das sind die "normalen" LabVIEW-Multiplikationen deiner Fixed-Point-Daten in der mittleren Schleife. Der Compiler muss diese Multiplikation inkl. Zwischenspeicherung der Aus- und Eingänge innerhalb eines Ticks erledigen, schafft das aber nicht.

Du könntest jetzt folgendes versuchen:
- Verwendung der High-Troughput Multiplikation
- Pipelining vor und nach den Multiplikationen, um dem Compiler die Möglichkeit zu geben, zusätzlich Register zur Speicherung in der Nähe der Multiplizierer anzulegen.
- Die Fixed-Point-Datenlängen abändern.

Wenn du mit den Berechnungen im FPGA bleiben willst, dann Schleife 1 & 2 zusammenlegen. Die sind aktuell nicht synchronisiert, dein per lokaler Variable weitergegebener Sinus und Cosinus passen vom Zeitablauf nicht zu Schleife 2.

--

Arbitration: Wenn du im FPGA auf eine Shared Resource zugreifst (z.B. in 2 parallelen Schleifen dieselbe lokale Variable schreibst), dann muss durch einen Schiedsrichter/Entscheider sichergestellt werden, dass das nicht aus Versehen gleichzeitig passiert. Das kostet natürlich Zeit und Resourcen im FPGA.

Gruß, Jens