Falsche Amplitude zwischen Input und Output USB-7856R

(29.02.2016 14:31 )Freddy schrieb:  1. und 3. While
Nur der langsamste Vorgang ergibt die Gesamtzeit.

Stimmt für die unterste While-Loop nicht. Sowohl die AI-Node als auch die AO-Node brauchen wohl in der Größenordnung von 40 Ticks bei 40 Mhz Clock-Rate (entsprechend der max. Sample-Rate von 1 Mhz). Vgl. hierzu auch http://digital.ni.com/public.nsf/allkb/9...F400656A74

Dazu kommt noch die Logik der While-Loop selber (2 Tick Counts).

Variante 1 wird immer die Schnellste sein, da die AI- und die AO-Node echt parallel im FPGA abgearbeitet werden. Da beide Nodes wohl knapp unter 40 Ticks brauchen, erreichst du hiermit die gewünschte max. Abtast- und Schreibrate von 1 Mhz.

Gruß, Jes