Kommunikation FPGA-RT

Ich finde den gesamten Aufbau doch sehr fehleranfällig, bzw. fehlerhaft.

Im RT:

• Wieso startest du den FPGA-Code 4x?
• Ich kann es jetzt nicht nachstellen, aber ich würde erst den FPGA starten (Node ausführen) und dann die FIFOs starten. Das kannst du auch gerne seriell anstatt parallel machen.
• Ich stimme Gerd zu, pack die Lese- und Schreibelemente in eigene Loops, so dass sie unabhängig voneinander arbeiten. So wie es jetzt ist, schreibst du aktuell nur 1x, max. im Takt der Abklingzeit, wartest parallel aber auf 200 Elemente beim Temperatur-Lesen, ohne aber darauf zu achten, ob die FIFOs vielleicht überlaufen.
• Auch beim Thermofühler stimme ich Gerd zu: Aus Erfahrung sind die Dinger relativ träge, eine Übertragung von Einzelwerten per Read/Write Node langt meist völlig, kein Bedarf für FIFOs. Dasselbe gilt wahrscheinlich für die Werte, die du an den FPGA schickst.
  

Der FPGA-Code ist ebenfalls seltsam:

• Du versuchst immer mit Time-Out 0 (also so schnell wie möglich) Werte aus den FIFOs zu lesen, wertest aber den Ausgang "Timeout?" nicht aus. Stattdessen hängt jweils am Standardwert Null bzw. False eine Case-Struktur, in der du deinen Ausgänge immer auf Null setzt. Da aus dem FIFO beim Timeout auf jeden Fall ein Wert kommt, ist in den allermeisten Durchläufen z.B. der Ausgang Mod2/AO0 immer bei 0 Volt.
• Besser: Falls es Sinn macht: FIFOs auch bzw. gerade im FPGA in unabhängige Loops packen. Aktuell wird deine Loop-Rate vom langsamsten Modul bestimmt. Wenn z.B. dein Mod1/AI1 ein langsames Thermo-Erfassungsmodul ist, dann ist die Looprate irgendwo im niedrigen Hertz-Bereich. Außerdem: Beim Lesen den Timeout? Ausgang auswerten oder vorher nachschauen, wieviele Elemente im FIFO-Buffer zum Auslegen bereitliegen.
  

Gruß, Jens