(09.05.2017 11:38 )GerdW schrieb: Hallo Heber,
Zitat:1. ist für die FPGA VI eine while-Schleife zwingend erforderlich? Weil in dem Fall muss ich ja auch einen Stopp Eingang definieren... Reicht dann vllt eine Sequenzstruktur?
Wenn dein FPGA "länger" laufen soll, dann sollte da eine Schleife sein. Ansonsten ist der FPGA in ca. 25ns (40MHz Takt!) mit dem VI fertig und macht NICHTS mehr…
Warum musst du einen "Stop definieren"? Der FPGA ist HARDWARE, der soll IMMER laufen (solange Versorgungsspannung vorhanden ist)! Einfach eine Endlosschleife verwenden…
Zitat:2. Wie würdest du den Algorithmus bzw die Regelschleife in das VI integrieren? Einfach nur eine Regelschleife anstatt der einen while-Schleife?
Das habe ich doch nun oben im Bild gezeigt: Eine Schleife, in der sowohl AI gelesen, Wert berechnet und AO ausgegeben wird! Wozu willst du dort noch eine zweite Schleife haben? 
Zitat:Berichtige doch einfach meine Fehler in dem du mir sagst warum das so nicht geht..
Momentan habe ich nur LV2014 zur Verfügung, du speicherst dein Projekt aber mit LV2015…
Hallo Gerd,
das Problem ist inzwischen behoben... Danke für all die Hilfe
