Frage zur While Schleife

Also, ich weiß jetzt gerade nicht so, was Du genau hören willst, aber prinzipiell geht das je nach Hardware.

Ich mach das so auf einem FPGA, hinterlege eine Periode meines Signals mit x Samples, berechne dann mit y/x (y = interne Samplerate der Messkarte bzw. Taktrate des FPGAs) die Zeitdifferenz zwischen zwei Samples, die ausgegeben werden, Looptimer auf die Ausgabeschleife und fertig.

Performance-Verbesserung bekommt man bei FPGA-VIs über Pipelining und eine geschickte Sampleanzahlwahl (bei Potenzen von 2 muss man zum Ansprechen des Speichers nicht teilen, sondern kann eine deutlich schneller implementierbare Bitschiebeoperation nutzen. Wenn man vorher noch die Anzahl der Perioden multipliziert und dieselbe Schleife entsprechend häufiger durchlaufen lässt, spart man sich auch Overhead einer Schleife, was das ganze auch noch ein bisschen schneller macht...

Viel Erfolg,

ch