Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!
zu 1) sry kommt nicht mehr vor
zu 2) Ich hatte auf nur auf 5 Kanälen gemessen. Das Reshapeproblem gab es nicht, letzendlich war auch immer eine ganze Zeile in den Messdaten Null. Das Problem konnte ich mittlerweile lösen. Die Pakete mit variierender Elementanzahl aus dem DMA-Fifo gebe ich nicht mehr in eine Umgebungsvariable mit festegelegter Elementanzahl (daher kamen die Nullzeilen!).
zu 3) und 4) Danke für den Tipp. Ich habe jetzt RT-Fifos genutzt und auch die Silver Controls ersetzt.
Leider habe ich nun noch immer Probleme bei der Anwendung in meinem realen System. Dort möchte ich die 4 A/D Wandler mit unterschiedlichen Frequenzen auslesen:
A/D 1 soll 5 Kanäle mit 20000Hz, A/D 2 32 Kanäle mit 1000Hz und A/D 3 und 4 sollen zusammen 64 Kanäle mit 3500Hz auslesen.
Im FPGA habe ich deshalb 3 Schleifen mit 3 Fifos programmiert. Im RT werden die drei Fifos in einer zeitgesteuerten Schleife ausgelesen und wie im Beispiel an eine weitere Schleife übergeben, wo sie in die Netzwerkvariable geschrieben werden. Hier habe ich jetzt auch die RT-Fifos benutzt.
Bei den oben genannten Datenraten und 50ms Schleifenzeit ergeben sich folgenden theoretische Elementgrößen:
A/D 1 -> 20000Hz*50ms*5Ch = 5000 Element, A/D 2 -> 1600 Elemente, A/D 3+4 -> 6400 Elemente.
Bei einer Frequenz von AD3+4 von 2kHz wird die Größe der Elementpakete aber nicht konstant gehalten und schwankt um den gewünschten Wert. Warum?
Bei höheren Datenraten für AD3+4 werden die gewünschten Werte gar nicht mehr erreicht. Die CPU Last vom cRIO liegt bei ca 75% und sollte damit ja noch im grünen (gelben) Bereich liegen.
1) Ist es mit dem System CRio 9074 und 4 x NI 9205 überhaupt mögllich die genannten Kanäle mit den unterschiedlichen Frequenzen zu lesen?
2) Wenn ja, ist der Aufbau mit mehreren parallelen FIFO's prinzipiell in Ordnung oder gibt es bessere Möglichkeiten?
3) Liegt mein Problem noch immer in der RT-Ebene oder bereiten schon die DMA-FIFOs die Probleme?
4) Sind die DMA und RT-FIFOs so richtig implementiert?
Langsam bin ich ein bisschen am verzweifeln und daher für jede Hilfe sehr dankbar.
