cRIO verzoegert schleife - wieso?

Zitat:Ein code brauch ich nicht anzuhängen, weil es bei ALLEN, programmen so ist...

..dann wird man dir auch nicht helfen können..

allgemeine Dinge dir mir so einfallen: 25Hz sind keine geschwindigkeit bei irgendwas schief gehen sollte...ausser man versucht Tausendmillionen Kanäle alle parallel zur gleichen Zeit im 25Hz-Takt auszulesen und alle tausendmillionen Einlesedaten durch ein Nadelöhr (aka PCI-BUS) durchzupressen...



also: was für kanäle? wieviele kanäle? was für daten (format etc.)? her mit den VI's..
was amchst du mit den daten?

Zitat:Kann es sein das alle paar sekunden ein interrupt gepingt wird?

Das interrupt könntest du einbauen....das ist nämlich im allgemeinen eine Hilfe beim "Datentransfer"..


ausserdem: wenn du mit den daten irgendwas rechnen willst..dann verwende doch direkt das FPGA...sonst ist das FPGA nämlich reine Verschwendung

also entweder du rückst mit mehr info's raus, oder dir bleibt nix anderes übrig als noch den ganzen tisch zu essen