Problem mit Xilinx Compiler

Hallo erstmal, bin relativ neu im LabVIEW programmiergeschäft und habe da ein nerviges problem mit dem xilinx compiler.

Ich verwende LabVIEW version 8.2.1 mit LabVIEW fpga modul 8.2.1 und möchte den integrierten fpga eines NI CVS 1456 programmieren. Dies hat mit einfachen programmstrukturen auch problemlos funktioniert jedoch jetzt wo das eigentliche programm compiliert werden soll bekomme ich immer diese merkwürdige fehlermeldung bei der mir auch der nette Herr vom Support nicht weiterhelfen kann. Er sagt nur das der bug bekannt wäre es aber keine lösung geben würde. Jetzt frage ich mich wie soll das denn jetzt weitergehen, soll ich den kram in den müll schmeissen oder was, das projekt wird doch benötigt.

So und jetzt seid ihr meine letzte hoffnug da auch beim problem googeln keine von den vorgeschlagenen lösungen das problem behoben hat.

Also es kommt immer die folgende Fehlermeldung, manchmal 1 und manchmal auch 10 ohne dass das Programm verändert wird:

ERROR: MAPLib661 LUT_ "mywindow...... has input signal mywindow...... which will be trimmed. See the trim report for details about why the input signal will become undriven!!!!!!!!!!!

Ich habe echt keine ahnung woran das liegen soll, aber vieleicht hat ja irgendwer schon mal was damit zu tun gehabt und kann mir helfen

Schon mal danke im vorraus auch wenn mir keiner helfen kann an alle die es wenigstens mal gelesen haben.

Angehängt befindet sich mal das FPGA_VI

(PS: evtl hab ich auch nen fehler in meiner FIFO ansteuerung auch dzu nehme ich verbesserungsvorschläge gerne an)

(VI LV 8.2)

Anzeige

post bitte mal dein ganzes projekt
der FPGA code den du zusammen programmiert hast, sieht schon relativ strange aus...

Hallo erstmal und danke das sich wer mit beschäftigt hat,

also als erstes es ist wirklich etwas strange da ich die memory funktion des FPGAs übersehen habe und den speicher mit dem FIFO realisieren wollte, habs geändert und jetzt ist es definitiv besser. Allerdings tritt der Fehler weiter auf jedoch nicht mehr immer, so dass ich das ganze Projekt jetzt im vierten anlauf habe compilieren können. irgendwie kommt es mir so vor als hänge das problem mit den ISO Ausgängen zusammen denn als ich diese nicht angeschlossen hatte ging es auf anhieb obwohl dort eigentlich auch kein fehler zu erkennen ist und es ja so auch funktioniert. KA

Naja das Prog sieht wirklich etwas strange aus vor allem weil ich dann nur noch ausprobiert habe um den Fehler wech zu bekommen und wegen den fifos.

Glaub das es sich erstmal erledigt hat allerdings würde es mich schon interessieren woran diese fehlermeldung denn tatsächlich liegt.

Grüsse Nanotech