INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FWT-Implementierung auf einer FPGA



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

18.08.2017, 10:35
Beitrag #1

BALabviewer Offline
LVF-Neueinsteiger


Beiträge: 1
Registriert seit: Aug 2017

NI Labview 2015
2017
EN



FWT-Implementierung auf einer FPGA
Hallo zusammen,

ich beschäftige mich zurzeit im Rahmen meiner BA mit dem NI cRIO-7074. Ich soll eine Waveletanalyse auf einer FPGA durchführen.
Da dafür kein VI vorhanden ist, muss ich den Algorithmus selbst implementieren. Der Mallat-Algorithmus bietet sich wohl dafür an, da er auch recht "einfach" ist.
Ich habe einen C-Code gefunden, an den ich mich halten will.
1. Frage: Ist das überhaupt realisierbar?

Als Eingang Daten dienen die Werte eines FMCW-Radars. Das eigentliche Ziel ist es eine Alternative Auswertungsmethode für die FFT zu finden. Die Auswertung der Wavelet-Transformation ist mir erstmal nicht so wichtig, sondern lediglich die Implementation des Algorithmus.

Ich hatte mir überlegt, dass ich zuerst 2048 Daten (oder weniger) in einem Memory Block speicher. Anschließend sollen diese 2048 weiterverarbeitet werden. Da ist schon das erste Problem.
Wie kann ich in Labview mit Memory blocks immer nur Teilmengen von Daten bearbeiten? Also ich möchte 2048 einlesen, dann sollen diese Daten weiterverarbeitet werden und erst danach sollen weitere 2048 neue Daten eingelesen werden.

Ich lade hier mal mein Memory-Test-VI hoch, wo ich meine bisherige Überlegung für den Memory Block implementiert habe. Dies scheint auch zu funktionieren.
2. Frage: Gibt es eine kompaktere Methode? Denn im weiteren Verlauf des Algorithmus, müssen immer wieder Daten in einem anderen Memory Block gespeichert werden und wieder aufgerufen werden (Siehe C-Code)

Mit freundlichen Grüßen

BALabviewer

P.S.: Dies ist mein erster Beitrag, ich entschuldige mich direkt für etwaige Missachtungen der Forumregeln.


Angehängte Datei(en)
15.0 .vi  Memory_TEst.vi (Größe: 124,3 KB / Downloads: 257)

15.0 .vi  FWT.vi (Größe: 133,84 KB / Downloads: 264)
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 6.938 26.10.2015 20:41
Letzter Beitrag: Felix777
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 11.539 17.03.2015 16:58
Letzter Beitrag: LauraP.
  Mehrere FPGA-VI´s auf einer Karte Thor 2 7.968 15.08.2008 07:01
Letzter Beitrag: Thor

Gehe zu: