INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Takt generieren



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

25.07.2016, 13:51
Beitrag #1

PxCE_HB Offline
LVF-Neueinsteiger


Beiträge: 8
Registriert seit: Aug 2015

2015
2015
DE


Deutschland
Takt generieren
Hallo,

ich bin derzeit dabei ein Programm zu erstellen, mit dem ich aus dem cRIO-9074 (mit DI-Modul NI-9411 und DO-Modul NI-9474) ein Pulse Pattern Generator erstelle. Also in der Host-VI lässt sich eine Frequenz und eine Anzahl von Perioden einstellen. Diese Werte werden dann an die FPGA-VI übergeben, um dort die Ausgänge zu schalten. An sich ist mein Programm auch funktionsfähig, allerdings werden sporadisch nicht immer die eingestellten Perioden gesendet, sonder weniger. Werden z.B. 100 Perioden eingestellt, so werden nur 99 gesendet. Dies sehe ich zum einen auf einem Oszilloskop und zum anderen an einem Gerät mit dem ich die Flanken zähle.
Wenn ich anstatt von 100 gewünschten Perioden 10 einstelle, dauert es länger bis der Fehler auftritt, also das nur 9 Perioden gesendet werden, aber er tritt dennoch auf.
Was mich außerdem wundert ist, dass in der tdms-Datei die ich erstelle, in der der Wert der ausgegebenen Perioden gespeichert wird, immer der eingestellte Wert steht. Also auch wenn nur 99 Perioden gesendet werden, wird eine 100 in der tdms-Datei abgespeichert. Daraus schließe ich eigentlich, dass das Programm auf dem FPGA richtig arbeitet, aber am Ausgang fehlt halt die eine Periode.
Der Quellcode des FPGA-Programms der Code des Programms welches auf dem Host befindet sich im Anhang.
Hast jemand eine Idee woran das liegen könnte?


Angehängte Datei(en) Thumbnail(s)
       
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
25.07.2016, 15:04
Beitrag #2

GerdW Offline
______________
LVF-Team

Beiträge: 17.399
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Takt generieren
Hallo Px,

lass doch mal das "Rücksetzen" des FPGAs weg - und spendiere diesem eine MainLoop, die IMMER und EWIG läuft!

Dann eben über ein Flag (= boolscher Wert) die Takterzeugung neu starten…

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
25.07.2016, 15:20
Beitrag #3

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: Takt generieren
Offtopic2
Deine Gesamttaktlänge stimmt nicht ganz, da du 2x mit Wait arbeitest. Die While-Loop und das Setzen der DOs kosten aber auch ein paar Ticks (While Loop: 2 Ticks, DOs: Hängt von der Karte ab). Wenn du da auf Nummer sicher gehen willst, dann füge noch am Beginn einen Sequenzschritt hinzu, in dem du ein Loop-Timer-VI platzierst.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA Counter mit 40MHz Takt Stephan235 5 3.553 21.09.2020 14:41
Letzter Beitrag: jg
  Beliebiges Signal im FPGA.vi generieren Tina22 3 5.235 25.08.2011 07:52
Letzter Beitrag: Tina22

Gehe zu: