INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FPGA Counter mit 40MHz Takt



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

18.09.2020, 09:44
Beitrag #1

Stephan235 Offline
LVF-Grünschnabel
*


Beiträge: 24
Registriert seit: Mar 2015

2015, 2018
2017
DE


Deutschland
FPGA Counter mit 40MHz Takt
Hallo zusammen,

mittels Drittanbieter-IP habe ich auf FPGA-Ebene (cRIO-9045) einn CLIP hinzugefügt (VHDL-Code für die Kompilierung in das FPGA-Zielsystem).
Dabei geht es um einen Counter, welcher mit der Onboard-Clock 40Mhz hochzählen soll.

In meinem Beispiel läuft die Schleife mit der Onboard Clock, aber der Eingang "Counter_test\clk_50Mhz" toggelt nicht im 40MHz Takt.
Kann mir jemand bei diesem Problem helfen?
Vielen Dank im Voraus!
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
18.09.2020, 09:50
Beitrag #2

GerdW Offline
______________
LVF-Team

Beiträge: 17.399
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: FPGA Counter mit 40MHz Takt
Hallo Stephan,

Zitat:Kann mir jemand bei diesem Problem helfen?
Ich vermute, das Problem liegt in deinem Code. Da musst du mal debuggen!
(Was genau erwartest du bei einer Informationslage wie nach deiner Message?)

Zitat:mittels Drittanbieter-IP habe ich auf FPGA-Ebene (cRIO-9045) einn CLIP hinzugefügt (VHDL-Code für die Kompilierung in das FPGA-Zielsystem).
Dabei geht es um einen Counter, welcher mit der Onboard-Clock 40Mhz hochzählen soll.
Wozu benötigst du da einen CLIP?
Das kann LabVIEW auch allein erstellen…

Zitat:In meinem Beispiel läuft die Schleife mit der Onboard Clock, aber der Eingang "Counter_test\clk_50Mhz" toggelt nicht im 40MHz Takt.
Das könnte am falschen Namen liegen, dass der clk_50MHz-Eingang nicht das tut, was von ihm erwartet wird! Big Grin

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
21.09.2020, 10:30
Beitrag #3

Stephan235 Offline
LVF-Grünschnabel
*


Beiträge: 24
Registriert seit: Mar 2015

2015, 2018
2017
DE


Deutschland
RE: FPGA Counter mit 40MHz Takt
Hallo Gerd,

danke für deine Antwort.
Den CLIP benötige ich nicht zwingend. Dieses Beispiel habe ich einfach ausgewählt,
da ich die Einbindung von VHDL-Code noch nie gemacht habe und es gern ausprobieren möchte. Blush

Die Benennung des Eingangs ist hier unpassend, aber für die Funktionalität nicht relevant.
Ich suche zurzeit eine Lösung, dass dieser Eingang mit der 40 MHz Onboard Clock toggelt.
Mit der aktuellen Umsetzung sehe ich am Ausgang des DIO-Moduls aber nur 20 MHz.

Als Anhang habe ich zur Vollständigkeit auch den VHDL-Code beigefügt.


Angehängte Datei(en) Thumbnail(s)
       
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
21.09.2020, 10:53
Beitrag #4

GerdW Offline
______________
LVF-Team

Beiträge: 17.399
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: FPGA Counter mit 40MHz Takt
Hallo Stephan,

zum VHDL kann ich nicht viel beitragen, aber etwas zum FPGA-VI:
- Warum kein NOT statt des Select-RubeGoldbergs?
- Was passiert, wenn der Ausgang des CLIPs über ein weiteres Schieberegister an den DO weitergeleitet wird? (Pipelining!)

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
21.09.2020, 13:48 (Dieser Beitrag wurde zuletzt bearbeitet: 21.09.2020 13:48 von Martin.Henz.)
Beitrag #5

Martin.Henz Offline
LVF-Team
LVF-Team

Beiträge: 413
Registriert seit: Jan 2005

2.5.1 bis 20
1992
kA

74363
Deutschland
RE: FPGA Counter mit 40MHz Takt
(21.09.2020 10:30 )Stephan235 schrieb:  Ich suche zurzeit eine Lösung, dass dieser Eingang mit der 40 MHz Onboard Clock toggelt.
Mit der aktuellen Umsetzung sehe ich am Ausgang des DIO-Moduls aber nur 20 MHz.

Wenn ich mich nicht komplett irre, dann macht der Code exakt das, was er tun soll. Er zählt jeden zweiten Takt und du siehst dann die halbe Taktfrequenz von 20MHz. Zum ersten Satz: Das geht nicht.

Martin Henz
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
21.09.2020, 14:41
Beitrag #6

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: FPGA Counter mit 40MHz Takt
(21.09.2020 13:48 )Martin.Henz schrieb:  
(21.09.2020 10:30 )Stephan235 schrieb:  Ich suche zurzeit eine Lösung, dass dieser Eingang mit der 40 MHz Onboard Clock toggelt.
Mit der aktuellen Umsetzung sehe ich am Ausgang des DIO-Moduls aber nur 20 MHz.

Wenn ich mich nicht komplett irre, dann macht der Code exakt das, was er tun soll. Er zählt jeden zweiten Takt und du siehst dann die halbe Taktfrequenz von 20MHz. Zum ersten Satz: Das geht nicht.

Dem kann ich nur zustimmen, 1 Takt ist der Ausgang High, 1 Takt ist der Low. Die Frequenz des Ausgabesignals ist somit 20 Mhz.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Takt generieren PxCE_HB 2 5.728 25.07.2016 15:20
Letzter Beitrag: jg
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 6.834 26.10.2015 20:41
Letzter Beitrag: Felix777
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 11.476 17.03.2015 16:58
Letzter Beitrag: LauraP.
  FPGA Counter für eine Zeitintervall Wehne 1 4.491 16.05.2012 07:19
Letzter Beitrag: snuz

Gehe zu: