FPGA Problem nach Versionsupdate

Hallo!

Ich habe mit der LV Version 8.2 ein RT-Projekt erstellt unter dem auch ein FPGA VI läuft, welches Daten von einem CAN liest.
Da ich mit der 8.2 einige Probleme hatte, habe ich auf die Version 8.5 geupdated.
Habe alle CDs ordnungsgemäß installiert!

Nur habe ich jetzt das Problem, dass ich keine Verbindung mehr zum FPGA bzw cRio hinbekomme. Alle Blöcke im FPGA VI sind ausgegraut, als seien sie disabled, auch einen refresh-butten gibt es nicht.
Wenn ich einen neuen block im FPGA VI erstellen will (ein FIFO oder Knoten oder sonstwas), dann ist auch der sofort ausgegraut.
Das Selbe ist mit meinen ganzen Shared Variablen, auch die sind auf die selbe Weise transparent dargestellt, als seinen sie disabled. (Befinden sich jedoch nicht im FPGA VI)
Die Errorlist sagt was von "gouvernment libery broken"

Hat jemand vielleicht eine Ahnung was genau hier jetzt defekt ist bzw was zu tun ist?

Danke schonmal im Vorraus!

' schrieb:Hallo!

Ich habe mit der LV Version 8.2 ein RT-Projekt erstellt unter dem auch ein FPGA VI läuft, welches Daten von einem CAN liest.
Da ich mit der 8.2 einige Probleme hatte, habe ich auf die Version 8.5 geupdated.
Habe alle CDs ordnungsgemäß installiert!

Nur habe ich jetzt das Problem, dass ich keine Verbindung mehr zum FPGA bzw cRio hinbekomme. Alle Blöcke im FPGA VI sind ausgegraut, als seien sie disabled, auch einen refresh-butten gibt es nicht.
Wenn ich einen neuen block im FPGA VI erstellen will (ein FIFO oder Knoten oder sonstwas), dann ist auch der sofort ausgegraut.
Das Selbe ist mit meinen ganzen Shared Variablen, auch die sind auf die selbe Weise transparent dargestellt, als seinen sie disabled. (Befinden sich jedoch nicht im FPGA VI)
Die Errorlist sagt was von "gouvernment libery broken"

Hat jemand vielleicht eine Ahnung was genau hier jetzt defekt ist bzw was zu tun ist?

Danke schonmal im Vorraus!

Governing Library is Broken error! Eine neue geheimnisvolle Fehlermeldung die scheinbar plötzlich öfter vorkommt. Ist scheinbar nicht limitiert auf FPGA sondern kommt auch in Timed Loops und Express VIs for. Zumindest für den Timed Loop case (auf LAVA) schien eine komplete Reinstallation von LabVIEW und allen Treibern zu helfen.

Rolf Kalbermatter

So ist es!
Nach vollkommener Deinstallation von LabVIEW und allen seinen Komponenten inklusive Registryeinträge und anschließender Neuinstallation funktioniert wieder alles.