Selbsterklärende Blockdiagramme mit LabVIEW-RealTime möglich?

Hi,

Skalierung auf FPGA-Ebene ist keine gute Idee. Multiplikation und Division sind mit Logik nur schlecht zu implementierende Operationen. Ich weiß, dass es gerade für die c-Module (die ich nicht nutze, daher nur gesundes Halbwissen...;)diese Skalierungs- und Offsetkonfigurationen gibt, allerdings würde ich es immer vorziehen, so weit es geht mit Integern zu rechnen und diese dann erst vor Anzeigen und Speichern in "echte Werte" umzurechnen, da es schneller und mit dem geringsten Fehler geht... m.E. auch auf allen Ebenen (FPGA, RT, Host).

Und das müsste auch auf RT-Ebene gehen (wobei Du über eine Zuordnung von Ports und AI / AO auf FPGA-Ebene wahrscheinlich nicht rumkommst).

Grüße,

ch

ch