Werte im FPGA skalieren

Hi,

wenn Du doch schon ein RT-Target hast, würde ich folgendes machen:
- Daten im FPGA als I16 (oder was auch immer die Module mitbringen) einlesen
- Daten in FIFO schreiben (wie man das macht, steht ganz gut in den FPGA-Beispielen im Beispielfinder)
- RT liest den FIFO aus, sortiert die Kanäle und skaliert. Filterung würde ich ehrlich gesagt auch da machen, wenn Du nicht auf FPGA-Ebene eine Regelschleife implementierst...

Zur Performance:
NI hat ein paar Hinweise, wie man das auf FPGA-Ebene machen kann. Also z.B. keine Divisionen sondern Multiplikationen mit anschließendem Bitschieben, Pipelining nutzen (das wird wahrscheinlich Deine Compilerwarnung erledigen können: 1. Stufe Einlesen der Module, 2. Stufe Skalierung, 3. Stufe Filtern. Macht einen Time-Lag von 3* der längsten Durchlaufzeit, vermutlich das Einlesen oder die Skalierung.)

Zu dem Punkt, dass du mit dem oben beschriebenen Code keine skalierten Werte bekommst: m.E. logisch, da Du die Module direkt mit den Filtern verbindest und nicht die (wahrscheinlich vorhandenen) Ausgänge deiner Skalierungs-SubVIs.

Wenn Du unbedingt mit FXP arbeiten willst: Mach Dir die Arbeit und schau Dir an, wie breit Deine Daten sein müssen. LV nimmt leider als Standarteinstellung immer die höchsten Werte mit 64 bit Breite und die braucht man meist nicht... Wenn Du das optimierst müssten Deine Skalierungsvorgänge vom Compiler deutlich besser zu implementieren sein...

ch