INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Problem mit FIFO Einstellungen



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

21.01.2011, 10:24
Beitrag #2

BNT Offline
LVF-Freak
****


Beiträge: 744
Registriert seit: Aug 2008

5.0 - 22Q3
1999
EN

64291
Deutschland
Problem mit FIFO Einstellungen
Hi
zur Übertragung von FixedPoint-Daten in (DMA-)FIFOs benutze ich gern Integer.

FixedPoint-Zahlen caste in auf dem FPGA in Integer, wobei die Bits dieselben bleiben, von LV nur anders interpretiert werden. Auf dem Host caste ich in den originalen FixedPoint-Type zurück.

Während der Entwicklung kannst Du verschiedene FixedPoint-Formate über Conditional Disable Symbole aktivieren. Dann ist natürlich ein Recompile notwendig. Das gilt aber für jede Änderung des FixedPoint-Formats.

Gruß Holger

NI Alliance Partner & LabVIEW Champion
GnuPG Key: 6C077E71, refer to http://www.gnupg.org for details.
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
Problem mit FIFO Einstellungen - e.meu - 20.01.2011, 14:10
Problem mit FIFO Einstellungen - BNT - 21.01.2011 10:24
Problem mit FIFO Einstellungen - e.meu - 25.01.2011, 13:07
Problem mit FIFO Einstellungen - BNT - 25.01.2011, 17:53
Problem mit FIFO Einstellungen - Matze - 25.01.2011, 21:32
Problem mit FIFO Einstellungen - e.meu - 26.01.2011, 15:30
Problem mit FIFO Einstellungen - BNT - 26.01.2011, 16:59

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 5.089 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 14.387 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 8.958 28.05.2018 20:16
Letzter Beitrag: jg
  unplausible Werte aus FIFO kwakz 2 8.099 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 14.753 08.09.2015 14:35
Letzter Beitrag: GerdW
  FIFO zw FPGA und RT Problem (sbRIO 9636) Slev1n 2 7.700 22.04.2015 16:57
Letzter Beitrag: Slev1n

Gehe zu: