INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Pack-Error FPGA zu Klein: Wie optimieren?



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

19.12.2011, 19:36
Beitrag #5

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: Pack-Error FPGA zu Klein: Wie optimieren?
Ein paar Punkte:

Versuch mal, die ganzen roten Punkte wegzubekommen. Das sind immer implizite Datenkonvertierungen.
Bsp: Dein fpga_mod_u8 VI:
Erst schiebst du eine U32-Eins x Bits nach links, um sie dann mit einem U8 zu verUnd/Odern und dann wieder in eine U8 zu schreiben. Besser gleich alles in U8, der Rest geht dir eh verloren.
   
Wobei du dir das Verschieben auch ganz sparen kannst. Schließ doch gleich das richtige Bitmuster bei "Position" an.
Also bei 0 ein 0x01, bei 1 ein 0x02, bei 2 ein 0x04, bei 3 ein 0x08 usw. usw.

Das VI fpga_mod_u8 wird, so wie du es eingebaut hast, niemals parallel ausgeführt. Du könntest also auf den Reentrant-Modus bei diesem VI verzichten, das spart Speicher, da es nicht an jeder Stelle eingefügt wird.

Deine FIFOs sind als U16 definiert, die brauchen aber nur U8 sein.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
RE: Pack-Error FPGA zu Klein: Wie optimieren? - jg - 19.12.2011 19:36

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Error 61055 bei FPGA Kompilierung Woodeye 2 1.679 19.01.2024 11:15
Letzter Beitrag: Woodeye
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 7.618 26.10.2015 20:41
Letzter Beitrag: Felix777
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 12.394 17.03.2015 16:58
Letzter Beitrag: LauraP.
  FPGA mit realer IO simulieren - Error -61159 skar 3 5.930 26.08.2014 15:54
Letzter Beitrag: skar
  FPGA Xflow Error Code 6 der_hobel 1 4.908 15.02.2011 12:20
Letzter Beitrag: Nilbog

Gehe zu: