Pack-Error FPGA zu Klein: Wie optimieren?

Hallo Erik,

es ist wirklich unfassbar, wie man aus meinem undurchsichtigen, komplizierten FPGA-Programm eine so simple, übersichtige Version machen kann. Ich habe probiert, mein Programm, welches zwischenzeitlich schon weiterentwickelt wurde, nach deiner Herangehensweise anzupassen. Das Auswählen der 4 Integer-Werte (Pool) aus den FIFO-Bits habe ich direkt von dir übernommen. Ebenfalls die Verwendung der Rückkopplung für die Histogramme. Rückkopplung kannte ich bis dahin noch gar nicht.

Jedoch ist dein Programm auch etwas einfacher, weil es eben nicht direkt das gleiche tut.

- Die Sub-VI set_eom_clock (oder so) darf in jedem Takt nur einmal aufgerufen werden. Bei dir gibt es einen Takt, wo es zweimal aufgerufen wird. Da das Sub-VI aber Schreib-Nodes für das FPGA enthält, funktioniert das eben nicht.

- In meiner Version gibt es in zweifacher Ausführung zwei Histogramme. In dem einen Histogramm werden die Daten über eine frei wählbare Anzahl an Zyklen n akkumuliert. Das andere Histogramm hält zu jedem Zeitpunkt (in jedem Zyklus) Daten für n Zyklen als eine Art Cache, der stets aktuell gehalten wird.

Beide Probleme ließen sich aber auch bei deiner Herangehensweise integrieren. Jedoch war es dann nicht mehr so einfach.

Ich kann das VI hier leider nicht hochladen. Wenn Interesse besteht (Erik?), schickt mir doch einfach noch einmal eine VI. Dann kann ich ggfs. eine individuelle Reglung finden.

Vielen Dank für die Hilfe und viele Grüße,
Robert