INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Signalübertagung mit FIFO Problem!



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

28.06.2012, 09:18
Beitrag #7

pasch86 Offline
LVF-Neueinsteiger


Beiträge: 4
Registriert seit: Apr 2012

8.6
2012
DE



RE: Signalübertagung mit FIFO Problem!
Hi

So hab das Vi jetzt so abgeänder wie du es beschrieben hast gibt es in dem Vi gravierende programmier Fehler. Programmiere erst 2 Monate mit Labview und habe noch nicht alle Hintergründe durchblicken können.

Mir persönlich gefällt die Rampenfunktion die den Zyliner aus der Ruhelage fahren soll nicht. Komme aber auf keine andere Idee es anders zu Lösen. Kann mir auch Vorstellen das an gewissen Punkten die Skalierung fehlt. Zur Zeit kann ich das Programm nicht auf dem FPGA testen da ich auf die benötigten Module warte!

gruß

pasch


Angehängte Datei(en)
0.0 .zip  Ansteuern Hydropulsanlage.zip (Größe: 223,2 KB / Downloads: 208)
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
30
Antwort schreiben 


Nachrichten in diesem Thema
RE: Signalübertagung mit FIFO Problem! - pasch86 - 28.06.2012 09:18

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 4.220 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 11.190 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 7.154 28.05.2018 20:16
Letzter Beitrag: jg
  unplausible Werte aus FIFO kwakz 2 7.124 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 12.775 08.09.2015 14:35
Letzter Beitrag: GerdW
  FIFO zw FPGA und RT Problem (sbRIO 9636) Slev1n 2 6.996 22.04.2015 16:57
Letzter Beitrag: Slev1n

Gehe zu: