INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FIFO Datenverlust



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

07.01.2014, 12:10 (Dieser Beitrag wurde zuletzt bearbeitet: 07.01.2014 12:14 von B.Buerkert.)
Beitrag #3

B.Buerkert Offline
LVF-Grünschnabel
*


Beiträge: 32
Registriert seit: Dec 2013

2013 DeveloperSuite
2013
DE


Deutschland
RE: FIFO Datenverlust
Hy,
das Projekt ist nun im Anhang.

Nochmal kurz zur Software, es wird nur das FPGA Modul genutzt. RT Modul wird nicht genutzt!

Das Ereigniss ist ein Timestamp Wert der innerhalb einer Vorgabe sein muss.
Jeder Timestamp wird in ein Target Scoped FIFO geschrieben, da jeder Wert ausnahmelos erfasst werden muss.
In der zweiten Schleife werden dann die geschriebenen Timestamps überprüft.
Wird der Timestamp erkannt so wird der erkannte Timestamp sowie die 9 darauf folgende Werte (also ingesamt 10) in den Target to Host FIFO geschrieben.


0.0 .zip  CRIO9076_SENT.zip (Größe: 173,88 KB / Downloads: 321)
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
30
Antwort schreiben 


Nachrichten in diesem Thema
FIFO Datenverlust - B.Buerkert - 07.01.2014, 11:45
RE: FIFO Datenverlust - GerdW - 07.01.2014, 11:54
RE: FIFO Datenverlust - B.Buerkert - 07.01.2014 12:10
RE: FIFO Datenverlust - GerdW - 07.01.2014, 13:01
RE: FIFO Datenverlust - B.Buerkert - 07.01.2014, 13:48
RE: FIFO Datenverlust - B.Buerkert - 08.01.2014, 10:11

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 4.972 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 14.019 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 8.706 28.05.2018 20:16
Letzter Beitrag: jg
  unplausible Werte aus FIFO kwakz 2 7.959 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 14.515 08.09.2015 14:35
Letzter Beitrag: GerdW
  FIFO Fehler beim auslesen logan 2 7.387 15.01.2015 16:33
Letzter Beitrag: logan

Gehe zu: