Hallo ghost,
Zitat:Allerdings ist dies im RT Teil der Software, der ja wesentlich langsamer Abläuft
Der RT-Teil steuert aber (idealerweise), was im FPGA abläuft. Und der RT-Teil kann mit dem nächsten Zyklus warten, bis die Messdaten für den aktuellen eingesammelt sind…
Zitat:Wenn ich die Messwerte des FPGA in einen FIFO schreibe werden sie gebuffert, folgedessen könnten sie zeitlich verzögert auf dem RT System ankommen (oder liege ich hier falsch?).
Jein. Durch den FIFO kommt es sicherlich zu einer Verzögerung.
Aber:
- Über welche Datenraten reden wir hier?
- Über welche Timings im RT-Teil reden wir hier?
- Wie lange dauert ein Zyklus?
Beispiel: Wenn du im RT alle 10ms den FIFO ausliest, hast du eine Verzögerung von max. 10ms. Setze das in Relation zu deinen Sampleraten und Zykluszeiten!
/
Datenerfassung - trennen einzelner Zyklen
