Eigene SCAN Engine

Hallo,

das letzte Mal, dass ich ein cRio System programmiert habe ist schon einige Jahre her. Damals habe ich aus Zeitgründen vornehmlich die Scan-Engine eingesetzt, nun möchte ich mich näher mit FPGA auseinander setzen.

Üblicherweise erfasse ich Spannungen mit einem Compact DAQ oder PCI Karten. Dabei reicht es mir wenn jede Sekunde ein neuer Messwert angezeigt und aufgezeichnet wird. Um die ganze Sache statistisch aussagefähiger zu machen sample ich 1000x schneller und bilde dann Mittelwert und Standardabweichung.

Nun will ich mir eine Art eigene Scan Engine basteln, die alle analogen Kanäle im Chassis mit 1 kHz sampelt, Mittelwert und Standardabweichung berechnet und diese Werte einmal pro Sekunde den RT-VIs auf dem Rio zur Verfügung stellt.

Macht es Sinn diese Geschichte unter FPGA zu implementieren?

LG
Georg

Anzeige