FPGA 7813R Vi mit unterschiedlicher Taktrate

Hallo chrissyPu,

Ja das hast du genau richtig verstanden, vielleicht sieht man es aber besser an meinem Anhang (zip - Datei) dieses vi ist nur auf das Problem reduziert.

Es muss aber nicht unbedingt ein Port Pin sein, es kann auch eine Synchronisationsvariable sein, die zum triggern hergenommen wird.

Das Triggern erfolgt dann intern auf dem FPGA !


Grüße

________________________________________________
Beim kompilieren kommt dann folgendes Problem:

ERROR:HDLParsers:850 - "C:/NIFPGA86/srvrTmp/LOCALH~1/TEST16~2/rvi_fpga_vi_FPGACompileCopy1.vhd" Line 580. Formal port Periode does not exist in Entity 'XDataNode'.
-->

Total memory usage is 117856 kilobytes

Number of errors : 1 ( 0 filtered)
Number of warnings : 1 ( 0 filtered)
Number of infos : 0 ( 0 filtered)

ERROR:Xflow - Program xst returned error code 6. Aborting flow execution...
___________________________________________________