Performance beim Betrieb über WLAN

(17.08.2017 16:28 )jg schrieb:  Kannst du beim sbRIO etwas genauer sein. Das meldet sich doch mit einer bestimmten Bezeichnung im NI-MAX. Ich weiß, dass das früher ein sbRIO-96xx (also mit Power-CPU & VxWorks) eingebaut wurde. Aber ob das immer noch gemacht wird, das geht aus deinem Link nicht hervor. Vielleicht war NI ja so nett und ist auf die neue ARM-Linux Plattform umgestiegen...

Gruß, Jens

---

(17.08.2017 15:15 )Heber schrieb:  Wenn ich nun aber eine Regel- und Simulationschleife benutze, in dieser auf den Analogeingang des Boards zugreife, eine Berechnung durchführe und einen Wert wieder ausgebe, dann werde ich ja eine bestimmte (wie bestimmbar?) Zeit dafür benötigen. Dies hängt sicherlich mit der Komplexität zusammen. Wie schnell kann ich also Werte ausgeben? Ich benutze eine Step-Size von 0,0025s und als Integrationsverfahren Runge-Kutta2 (fixed StepSize).

Das hängt von vielen Punkten ab:
- Wo führst du die Regelung durch? FPGA oder RT. Auf dem FPGA bist du natürlich um Längen schneller, da die Übertragung FPGA->RT->FPGA wegfällt.
- Wie schnell sind die AI und AO?
- Lässt sich deine Regelung für den FPGA kompilieren?

Gruß, Jens

Hallo Jens,

Es ist ein sbRIO-9637. Bei dem Eval-Kit ist halt noch ne zweite Platine fürn Signalgenerator usw enthalten. sbRIO-9637 wird auch im NI-MAX angezeigt.
http://sine.ni.com/nips/cds/view/p/lang/de/nid/213225

Zu den Fragen:
Zur Zeit läuft die Regelung auf dem RT (Regel- und Simulationschleife nur dort nutzbar). Einfache Regelungen können natürlich auch leicht in einer FPGA-VI implementiert werden, Bei komplexeren (Matrizen oder Nichtlinearitäten im nötig) finde zumindest ich es sehr kompliziert (weil die schönen vorgefertigten "Blöcke" wegfallen).
Die AI können mit 200kS/s arbeiten. 16Bit. jeweils +-1, 2, 5 oder 10V einstellbar. Eingangsimpendanz: > 1GOhm mit 100pF parallel wenn powered on ansonsten bei powered off 2,3 kOhm als Minimum.
AO auch 16 Bit Auflösung mit max 336kS/s. Ausgangsimpendanz 0,4 Ohm.

"- Lässt sich deine Regelung für den FPGA kompilieren?"
Was meinst du damit? Kompilieren kann ich sie sofern ich sie wie gewünscht in einer FPGA-VI aufbauen kann.

Gruß Heber