INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

DMA FIFO von Host nach Target



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

20.06.2009, 14:40
Beitrag #1

NoD Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 70
Registriert seit: Apr 2008

8.5
2007
de

87654
Deutschland
DMA FIFO von Host nach Target
Hallo Jungs,

Ich hab ein problem und hoffe jemand kann mir helfen...
Also... ich übertrage von RT System an den FPGA vie DMA FIFO Daten.
Nun möchte ich, dass der FPGA immer 3 Werte aus dem FIFO nimmt.
Ich hab probiert, diese 3 Werte in einem Array zwischenzuspeichern, jedoch
ist dann das VI nicht lauffähig. Es wird angezeigt, dass arrays eine feste größe haben müssen....
nun hab ich auch schon dem array eine feste größe zugeteilt, aber sobald ich eine Verbindung (Array)
erstelle kommt wiederum dieser Fehler.

wie kann ich euer meinung nach dies umgehen?

PS: Ich initialisiere das array vorher.
Vielen Dank.
--> LV 8.61 und cRio 9074
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
21.06.2009, 08:01
Beitrag #2

cb Offline
LVF-SeniorMod


Beiträge: 1.731
Registriert seit: Feb 2006

2018SP1
2001
EN

40xxx
Deutschland
DMA FIFO von Host nach Target
ich vermute mal stark du hast ein Sub-VI mit einem Array Eingang und die Array-Größe des Controls ist nicht auf eine feste Größe eingestellt?

poste mal den Code? ohne den kann man nur wild rumraten ...

http://www.rotabench.com - rotierende Prüfstände nach dem Baukasten-Prinzip
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
21.06.2009, 09:37
Beitrag #3

NoD Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 70
Registriert seit: Apr 2008

8.5
2007
de

87654
Deutschland
DMA FIFO von Host nach Target
Hallo,

werd ich machen... aber das kann ich erst wieder morgen, wenn ich in der arbeit bin.
bis dann... hoffe du kennst die lösung zu meinem problem...

Gruß
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
22.06.2009, 05:13
Beitrag #4

cb Offline
LVF-SeniorMod


Beiträge: 1.731
Registriert seit: Feb 2006

2018SP1
2001
EN

40xxx
Deutschland
DMA FIFO von Host nach Target
' schrieb:hoffe du kennst die lösung zu meinem problem...

das kann nix wildes sein ...

und wenn du den COde postest: in Version 8.5.x bitte, ich hab kein 8.6.x auf dem Rechner ...

http://www.rotabench.com - rotierende Prüfstände nach dem Baukasten-Prinzip
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
22.06.2009, 07:41
Beitrag #5

dlambert Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 89
Registriert seit: May 2009

2010
2007
en

12359
Deutschland
DMA FIFO von Host nach Target
Der Effekt tritt auf wenn ein AutoIndexed Tunnel mit einem fixed size Indikator versehen wird. Der Ausgang der Schleife kann nicht als Quelle für Dein Array genutzt werden.

Du könntest ein constant array mittels Schieberegister füllen und dann den Schieberegisterausgang nutzen, um das Array auf den fixed Indikator zu schreiben.

Hope it helps !
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
22.06.2009, 16:20
Beitrag #6

NoD Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 70
Registriert seit: Apr 2008

8.5
2007
de

87654
Deutschland
DMA FIFO von Host nach Target
Hallo Jungs,

ich hab heute noch ein wenig rumprobiert und bin auf das gewünschte ergebniss gekommen...
....naja rumprobieren auf m FPGA (Compelierzeit) is nich so toll :-).... musste ich feststellen....

Abertrotzdem vielen Dank an alle!

   
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
30
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Umwandlung von Ticks in Sec und Übertragung an Host derandyk 11 10.060 11.01.2019 14:12
Letzter Beitrag: GerdW
  FPGA FIFO vs. MEMORY derandyk 1 4.136 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 10.618 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 6.995 28.05.2018 20:16
Letzter Beitrag: jg
  unplausible Werte aus FIFO kwakz 2 7.028 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 12.577 08.09.2015 14:35
Letzter Beitrag: GerdW

Gehe zu: