INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Datenübergabe parallele Schleifen FPGA cRIO



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

16.09.2015, 09:49
Beitrag #1

Brainbug Offline
LVF-Grünschnabel
*


Beiträge: 30
Registriert seit: May 2014

LV 2014 Professional Development
2014
DE


Deutschland
Datenübergabe parallele Schleifen FPGA cRIO
Hallo an die Herren der Kunst,

ich hab da mal Fragen zur Datenübergabe zwischen 2 Schleifen auf dem FPGA.

1)
Welche der Folgenden Möglichkeiten ist die schnellste, die keine Latenz verursacht?
Varibale (global)
Speicherobjekt (memory)
Registerobjekt

2)
Wird das Speicherobjekt genutzt kann man aus Geschwindigkeitsgründen gleichzeitig an mehrere Adressen eines Speicherobjekts schreiben, oder muss man dies mit einer while-/For-Schleife abwickeln?
(siehe Anhang)

3)
Occurrence:
Können diese in Timed-loops verwendet werden oder verursache diese jitter/ latenz?

Vielen Dank für eure Hilfe!


Cheers Brainbug


Angehängte Datei(en) Thumbnail(s)
   
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  RS485 Kommunikation auf FPGA Basis - cRio Nullstrom 8 8.358 02.12.2016 08:44
Letzter Beitrag: Nullstrom
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 6.834 26.10.2015 20:41
Letzter Beitrag: Felix777
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 11.476 17.03.2015 16:58
Letzter Beitrag: LauraP.
  Fehlersuche bei FPGA-Code mit cRIO Mietzekatze 8 7.618 10.09.2013 18:52
Letzter Beitrag: Mietzekatze
  cRIO 9074 - FPGA, RT, Host Kommunikation Troy.mc.Lure 3 5.929 11.03.2013 19:05
Letzter Beitrag: jg
Question Parallele Referenz schließen Tob 3 5.673 04.07.2011 08:37
Letzter Beitrag: Tob

Gehe zu: