INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FIFO zw FPGA und RT Problem (sbRIO 9636)



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

22.04.2015, 15:12
Beitrag #1

Slev1n Offline
LVF-Grünschnabel
*


Beiträge: 30
Registriert seit: Nov 2014

2013
2011
DE_EN



FIFO zw FPGA und RT Problem (sbRIO 9636)
Hallo Leute,

grundsätzlich soll ich einen Lock In Verstärker auf einem FPGA aufbauen. Ich hab hier lv12_img/RT12/FPGA12 jeweils mit SP1 und die neuesten RIO Treiber. Dazu das SB-RIO-9636.

Um mal anzufangen, generiere ich 2 Sinussignale, die sich erstmal nur in der Amplitude unterscheiden. Das mit der geringeren versetz ich noch mit nem Störsignal und Rauschen. Das andere ist mein Referenzsignal. Nun möchte ich das verauschte Signal und das Referenzsignal welche ich beide auf dem Real Time System erstelle über eine DMA FIFO an den FPGA schicken und dort das lock in verstärker Programm testen.

Fehler ist jedesmal der Timeout der FIFO:
Error -50400 occurred at Invoke Method: FIFO.Read in Signalerzeugung (RT).vi
Possible reason(s):
NI Platform Services: The transfer did not complete within the timeout period or within the specified number of retries.

Ich hänge euch mal das Projekt mit an.
0.0 .zip  LIA_sbRIO2010.zip (Größe: 768,75 KB / Downloads: 284)


Vll noch zum besseren Verständnisses des FPGA Programmteils, habe ich das Projekt, welches ich aus dem Internet habe und in dem die SubVIs sind auch mit angehängt.
( https://decibel.ni.com/content/docs/DOC-1762 )
0.0 .rar  Projekt sbRIO-9636-Test.rar (Größe: 1,49 MB / Downloads: 314)


Gruß
Slev1n
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
22.04.2015, 15:34
Beitrag #2

GerdW Offline
______________
LVF-Team

Beiträge: 17.398
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: FIFO zw FPGA und RT Problem (sbRIO 9636)
Crosspost!
(Bitte immer als solchen kennzeichnen!)

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
22.04.2015, 16:57
Beitrag #3

Slev1n Offline
LVF-Grünschnabel
*


Beiträge: 30
Registriert seit: Nov 2014

2013
2011
DE_EN



RE: FIFO zw FPGA und RT Problem (sbRIO 9636)
Hallo,


Zitat:(Bitte immer als solchen kennzeichnen!)
werde ich das nächste Mal machen!

Dachte allerdings, da sich mein Hauptproblem geändert hat, dass es ok wäre.

Gruß
Slev1n
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 3.598 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 8.773 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 5.996 28.05.2018 20:16
Letzter Beitrag: jg
  CAN Controller auf sbRIO-9607 FPGA GM1811 1 5.190 06.10.2016 13:03
Letzter Beitrag: GM1811
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 6.834 26.10.2015 20:41
Letzter Beitrag: Felix777
  unplausible Werte aus FIFO kwakz 2 6.414 28.09.2015 06:05
Letzter Beitrag: kwakz

Gehe zu: