INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Dieses Thema hat akzeptierte Lösungen:

FPGA mit realer IO simulieren - Error -61159



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

21.07.2014, 15:54
Beitrag #1

skar Offline
LVF-Grünschnabel
*


Beiträge: 23
Registriert seit: Jul 2014

2013
2013
EN



FPGA mit realer IO simulieren - Error -61159
Moin,

ich befürchte ich stelle eine dumme Frage, aber ich komme jetzt seit ein paar Tagen dazu nicht weiter und hoffe ihr habt Verständnis.

Ich möchte gerne das FPGA VI auf dem PC mit realer IO simulieren. Ich habe ein Host und FPGA VI geschrieben, die ich mal anhänge. Ich bekomme dann immer:


Error -61159 occurred at Open FPGA VI Reference in AI0 UI.vi

Possible reason(s):
LabVIEW FPGA: This function is not supported when the FPGA target is configured to execute on the development computer with real I/O.


Das betrifft dann immer die "Close FPGA VI Reference". Auf der Seite
http://zone.ni.com/reference/en-XX/help/..._dev_comp/
habe ich versucht zu verstehen, was das Problem sein könnte und den letzten Punkt befolgt.

Wenn die "Close FPGA VI Reference" nicht dafür geeignet ist, wie baue ich denn dann mein Host VI auf? Ich dacht, das soll immer so aussehen.
Das FPGA Modul ist ein PXI-7853R und sollte das eigentlich unterstützen.

Viele Grüße
skar


Angehängte Datei(en)
13.0 .vi  AI0 UI.vi (Größe: 21,03 KB / Downloads: 176)

13.0 .vi  AI0 FPGA.vi (Größe: 25,35 KB / Downloads: 192)
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
26.08.2014, 15:47
Beitrag #2

skar Offline
LVF-Grünschnabel
*


Beiträge: 23
Registriert seit: Jul 2014

2013
2013
EN



RE: FPGA mit realer IO simulieren - Error -61159
Ich erlaube mir nach dem Serverumzug nochmal auf mein Thema aufmerksam zu machen. Habe ich irgendetwas schlecht verständlich ausgedrückt?
Viele Grüße
skar
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
26.08.2014, 15:49 (Dieser Beitrag wurde zuletzt bearbeitet: 26.08.2014 15:52 von GerdW.)
Beitrag #3

GerdW Offline
______________
LVF-Team

Beiträge: 17.398
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: FPGA mit realer IO simulieren - Error -61159

Akzeptierte Lösung

Hallo skar,

du hast schon ordentlich formuliert. Dummerweise geht so ein Post dann auch mal unter, wenn der Server länger offline ist.
Ich schau z.B. immer nur nach den aktuellen Beiträgen der letzten 1/2 Tage…

Zur Frage:
Zitat:LabVIEW FPGA: This function is not supported when the FPGA target is configured to execute on the development computer with real I/O.
Die Fehlermeldung ist doch wirklich sehr eindeutig!
Wenn du das VI in der Entwicklungsumgebung simuliert ablaufen lässt, kannst du nicht auf echte Hardware zugreifen. Punkt.

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
26.08.2014, 15:54
Beitrag #4

skar Offline
LVF-Grünschnabel
*


Beiträge: 23
Registriert seit: Jul 2014

2013
2013
EN



RE: FPGA mit realer IO simulieren - Error -61159
Ja, stimmt eigentlich. Manchmal sieht man den Wald vor lauter Bäumen nicht!
Sorry! Und danke Smile

skar
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Error 61055 bei FPGA Kompilierung Woodeye 2 861 19.01.2024 11:15
Letzter Beitrag: Woodeye
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 6.834 26.10.2015 20:41
Letzter Beitrag: Felix777
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 11.476 17.03.2015 16:58
Letzter Beitrag: LauraP.
  PID in FPGA simulieren skar 0 4.273 15.10.2014 13:57
Letzter Beitrag: skar
  LabView + FPGA simulieren lambda89 3 7.210 16.04.2012 12:54
Letzter Beitrag: Criso
  Pack-Error FPGA zu Klein: Wie optimieren? RobertR 8 7.074 13.01.2012 15:17
Letzter Beitrag: eb

Gehe zu: