Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!
11.11.2010, 07:37 (Dieser Beitrag wurde zuletzt bearbeitet: 11.11.2010 07:39 von Matze.)
hat jemand von euch 'ne Ahnung, wann man den FPGA-Code neu kompilieren muss, auch wenn man am Code nichts verändert hat?
Ich habe den Eindruck, sobald man eine Karte (C-Serie) aus und ein steckt (identische Karte), muss der FPGA-Code neu kompiliert werden. Aber selbst wenn ich eine andere Karte nehme (gleicher Typ), da sie ausgetauscht werden muss, kann ich doch nicht jedesmal den FPGA-Code neu kompilieren.
Zitat:Fehler -61017 ist bei Open FPGA VI Reference in niLvFpga_Open_cRIO-9073.vi->_Host_Main.vi aufgetreten
Mögliche Ursachen:
LabVIEW FPGA: You must recompile the VI for the selected target.
Das nervt tierisch, da so viel Zeit drauf geht.
Es geht ums CompactRIO, falls das relevant sein sollte.
nein ich habe im FPGA-Teil (im Projekt-Explorer unter "Chassis") nichts verändert. Nur die RT-Anwendung.
Die IP habe ich auch nicht geändert und selbst wenn, dann darf es nicht sein, dass man jedesal den FPGA-Code neu kompilieren muss. Die IP muss man immer mal ändern, wenn man eine Maschine einrichtet o.ä..
IOs habe ich weder umbenannt, noch entfernt (also softwaretechnisch).
Ich habe nur die Messkarten aus- und eingesteckt und zwischendrinnen die Stromversorgung unterbrochen (z.B. über Nacht).
Aber selbst dann darf es nicht sein, dass man den Code ändern muss.
Da ich momentan das FPGA-Gedöns komplett unangetastet lasse, regt es mich umso mehr auf, dass es das immer mal neu kompilieren muss.
eine Änderung der IP des cRIO Systems, sprich in der RT Anbindung hat keine Auswirkung auf den FPGA. Den interessiert die IP herzlich wenig, da er ja nur die Backplane bedient. Dass optische Änderungen am FP (Verschieben, größe Ändern etc.) deines FPGA vis nicht mehr zu einer erforderlichen Neukompilierung sorgen ist soweit ich weiß seit LV2009 so, was ich äußerst angenehm finde. Das FP "läuft" ja auch nicht auf dem FPGA sondern legt nur fest welche Daten per FP Access zugreifbar sind (letztendlich über VISA Peek und Poke Befehle auf dem Bus).
Änderungen an cRIO Modulen sind da natürlich problematischer, da LV RT dir die Anbindung dieser schick verschattet und du nur wie gewohnt mit Inputs und Outputs arbeiten musst. Änderst du die Belegung deiner Backplane in deinem "cRIO Projekt", so ist ggf. eine Neukompilierung erforderlich. Bei den RS232 Modulen z.B. erfordert das Umstellen der Baudrate im Modul eine Neukompilierung des FPGA, weil dieser anscheinend die Clock für das Modul zur Verfügung stellt, welche dann geändert werden muss. Das bekommt dein FPGA.vi natürlich nur mit wenn du wirklich an den Projekteinstellungen von deinen Modulen etwas änderst, was den FPGA beeinflusst. Wenn du nur Hardwareseitig ein Modul abziehst und wieder einsteckst ist kein neues kompilieren nötig. Das kannst du ja auch ganz einfach testen, da du die Hardware ja zur Verfügung hast. Nur wenn du deinem Projekt Änderungen an den angeschlossenen Modulen mitteilst sollte das von dir beschriebene Problem auftauchen.
Sind denn Entwicklungssystem und das System auf dem der Code läuft identisch? Wenn nein, kopierst du auch sauber das Kompilat aus dem FPGA compile mit auf das Zielsystem?
Es kann natürlich sein, dass du mit deinem Rechner im Projekt auf dem RIO connected bist und in diesem Zustand das Modul ab-/ansteckst. Dadurch würde das Projekt mitbekommen, dass die Modulkonfiguration sich geändert hat und evtl. daher das FPGA.vi verständlicherweise als neu zu kompilieren markieren. Wie sich LabView da verhält weis ich nicht, da ich während dem entwickeln selten Module einfach abziehe.
Auch das könntest du leicht testen (auf die Gefahr hin neu kompilieren zu müssen). Allerdings ist das jetzt fischen im Trüben, da du nicht genau beschrieben hast wie du den "Fehlerfall" erzeugt hast.
Hallo,
nach meinen Erfahrungen kann man ein Modul auch im "verbundenen" Zustand abziehen und wieder einstecken. So lange das Modul wieder an die gleiche Stelle ins Chassis eingesteckt wird in der es vorher war, sollte keine Neukompilierung notwendig sein. Ansonsten decken sich meine Erfahrungen mit dem was Nilbog geschrieben hat.
Aber ich gebe Dir voll und ganz Recht, das Komplieren ist echt nervig gerade wenn man mal eine kleine Änderung ausprobieren will.
Viele Grüße
14.11.2010, 09:21 (Dieser Beitrag wurde zuletzt bearbeitet: 14.11.2010 09:25 von Matze.)
Im FPGA-Code habe ich nichts verändert, auch keine Elemente hin- und her geschoben. Der FPGA-Code läuft soweit und den muss ich daher vorerst auch nicht anrühren.
Bei RS232-Modulen kann ich das gerade noch nachvollziehen, wobei es auch nicht schön ist, dass eine Änderung der Baudrate eine Neukompilierung erfordert. Ich setze jedoch keine RS232-Karte ein. Nur analoge Messkarten (NI 9203).
Das Entwicklungssystem und das, auf dem der Code läuft, sind identisch. Später werde ich eine RT-Exe und eine Win-Exe daraus erstellen und dann unterscheiden sich die Rechner. Doch da ist der Code selbst dann auf dem cRIO und somit können da keine Konflikte auftreten. Das Abziehen und Einstecken funktioniert ohne Neukompilierung. Ich konnte leider noch nicht reproduzieren, wann diese verlangt wird.
Wenn ich wüsste, wie ich den Fehlerfall erzeugt habe, würde ich hier nicht fragen. Mir ist es völlig schleierhaft, wieso ab und zu eine Neukompilierung erforderlich ist.
Kann es sein, dass die Karte selbst Daten speichert?
Ich habe die Karte nämlich in der Zwischenzeit in ein CompactDAQ gesteckt und dort verwendet. Da muss ich mal testen, ob die Karte sich das merkt und VxWorks o.ä. dann eine Änderung der Karte/Konfiguration feststellt.
Klar, die Kompilierung nervt etwas, auch bei kleinen Änderungen. Doch wenn man Änderungen am FPGA-Code oder an der Konfiguration macht, dann nehme ich das in Kauf. Das Übersetzen und Optimieren dauert eben seine Zeit. Das ist meines Wissens bei allen FPGAs so, nicht nur bei den NI-Produkten.
Ich verstehe nur nicht, wieso die Kompilierung verlangt wird, wenn ich nichts am FPGA-Code oder an der Konfiguration verändert habe. Zum Glück wird das eher selten verlangt, aber wenn die Meldung wieder mal erscheint, ist das ärgerlich.
Hallo! Ich habe vor eine PWM und die Kommunikation über CAN mittels der FPGA abzuwickeln, dennoch für die Programmierung die Scan-Engine zu benutzen. Aus folgendem Grund: ich erhoffe mir, dass ich nur einmalig das FPGA kompilieren muss um PWM, CAN und die Scan-Engine einzurichten. Und danach würde ich nur noch mit dem RT-Controller arbeiten und die Werte der PWM auslesen, das CAN-Modul zu verwenden und wie gehabt mit der Scan-Engine zu arbeiten.
Ist meine Annahme richtig, oder lauf ich da total falsch? Also würde das einmalig konfigurierte FPGA keine weitere Kompilierung benötigen, wenn ich danach nur noch mit der Scan-Engine und dem RT-Controller arbeite?
' schrieb:Ist meine Annahme richtig, oder lauf ich da total falsch? Also würde das einmalig konfigurierte FPGA keine weitere Kompilierung benötigen, wenn ich danach nur noch mit der Scan-Engine und dem RT-Controller arbeite?
Mir ist es neu, dass du FPGA-Code überhaupt kompilieren musst. Die Scan-Engine ist meines Wissens bereits kompilierter FPGA-Code mit großem Overhead. Daher kannst du mit der Scan-Engine aus dem FPGA nicht allzu viel herausholen im Vergleich zur FPGA-Programmierung. Aber wenn es reicht, ist das ok und du brauchst nicht einmal das FPGA-Modul für LabVIEW.
Die Scan-Engline kannst du einfach aus der RT-Anwendung heraus ansprechen ohne FPGA-Kompilierung.
