Wann FPGA-Code neu kompilieren?

Hallo,

eine Änderung der IP des cRIO Systems, sprich in der RT Anbindung hat keine Auswirkung auf den FPGA. Den interessiert die IP herzlich wenig, da er ja nur die Backplane bedient. Dass optische Änderungen am FP (Verschieben, größe Ändern etc.) deines FPGA vis nicht mehr zu einer erforderlichen Neukompilierung sorgen ist soweit ich weiß seit LV2009 so, was ich äußerst angenehm finde. Das FP "läuft" ja auch nicht auf dem FPGA sondern legt nur fest welche Daten per FP Access zugreifbar sind (letztendlich über VISA Peek und Poke Befehle auf dem Bus).
Änderungen an cRIO Modulen sind da natürlich problematischer, da LV RT dir die Anbindung dieser schick verschattet und du nur wie gewohnt mit Inputs und Outputs arbeiten musst. Änderst du die Belegung deiner Backplane in deinem "cRIO Projekt", so ist ggf. eine Neukompilierung erforderlich. Bei den RS232 Modulen z.B. erfordert das Umstellen der Baudrate im Modul eine Neukompilierung des FPGA, weil dieser anscheinend die Clock für das Modul zur Verfügung stellt, welche dann geändert werden muss. Das bekommt dein FPGA.vi natürlich nur mit wenn du wirklich an den Projekteinstellungen von deinen Modulen etwas änderst, was den FPGA beeinflusst. Wenn du nur Hardwareseitig ein Modul abziehst und wieder einsteckst ist kein neues kompilieren nötig. Das kannst du ja auch ganz einfach testen, da du die Hardware ja zur Verfügung hast. Nur wenn du deinem Projekt Änderungen an den angeschlossenen Modulen mitteilst sollte das von dir beschriebene Problem auftauchen.
Sind denn Entwicklungssystem und das System auf dem der Code läuft identisch? Wenn nein, kopierst du auch sauber das Kompilat aus dem FPGA compile mit auf das Zielsystem?

Gruß Nilbog