Wann FPGA-Code neu kompilieren?

kurzer Nachtrag:

Es kann natürlich sein, dass du mit deinem Rechner im Projekt auf dem RIO connected bist und in diesem Zustand das Modul ab-/ansteckst. Dadurch würde das Projekt mitbekommen, dass die Modulkonfiguration sich geändert hat und evtl. daher das FPGA.vi verständlicherweise als neu zu kompilieren markieren. Wie sich LabView da verhält weis ich nicht, da ich während dem entwickeln selten Module einfach abziehe.
Auch das könntest du leicht testen (auf die Gefahr hin neu kompilieren zu müssen). Allerdings ist das jetzt fischen im Trüben, da du nicht genau beschrieben hast wie du den "Fehlerfall" erzeugt hast.

Gruß

Anzeige