Messwertübertragung vom FPGA zur RT-Anwendung

Hallo,

was aus deinen Screenshots nicht so wirklich hervorgeht ist wie die Synchronisation von FPGA und RT aussieht. Was passiert wenn die FIFOs volllaufen? Was hast du denn bei deinen Timeouts angeschlossen? Wie groß sind deine FIFOs?
Vermutlich laufen deine FIFOs über. Recht viel anderes kann ich mir eigentlich nicht vorstellen.
Brauchst du denn einen kontinuierlichen Datenstrom oder nur immer einige hundert Werte? Wenns nur einige Werte sind könntest du mit Interupts RT und FPGA synchronisieren. Allerdings klingt das von dir beschriebene Verhalten so als würde es laufen wenns erstmal läuft, allerdings teilweise mit verschobenen Kanälen. Als Idee könntest du deinen kompletten FPGA-Code in eine Flache Sequenz packen und vor deinen Code(in einen Sequenzrahmen) ein "wait for Interupt" setzen. Den Interupt kannst du dann vom RT aus setzen bevor du das erste mal Daten abholst (aber nach RT Initialisierung). Damit könntest du ein Vollaufen deines FIFOs verhindern. Es könnte durchaus sein das dein RT mal länger und mal kürzer braucht um die Schleife zum Abholen der Daten zu Starten(File I/O, etc. ).
Über die FIFO Größen, die Remaining elements und die Anzahl der ausgelesenen Daten kannst du auch einfach eine Prüfung deines FIFO Füllstandes implementieren. Wenn dein FIFO voll ist hättest du an dieser Stelle ein Problem, das du behandeln solltest.
Das leeren des FIFO vor dem Abholen ist eher problematisch, da du ja nie weist, wann du entleerst und wo der FPGA gerade beim Schreiben in den FIFO ist. Sicherer ist eine Synchronisierung.
Du könntest auch mit (-1) im FPGA in den FIFO schreiben, dann steht zwar dein FPGA wenn du die Daten nicht abholst, aber sobalds losgelaufen ist sollte das ja kein Problem sein. Im Zweifel gibt dann das RT(wenn es zu langsam abholt) den Takt vor und es entsteht ein Jitter(Größe des FIFOs).

Gruß