Sensorkommunikation mit SPI und sbRIO

Ich arbeite mit diesem Beispiel:
http://www.ni.com/white-paper/9117/en

Es geht um die Anpassung des VIs an ein anderes FPGA Target

Zitat:The IO of the Single-Board RIO device in the example project will not be the same as the IO types on the R Series board. Specifically, the IO lines have different properties and methods associated with them and the PORTs of an sbRIO are 10 bits wide while the R Series ports are 8 bits. To rectify this:

Make sure you have the IO set up for Boolean values for SCLK, MOSI, and MISO and a Port set for CS.

Was ist mit diesem Port für CS gemeint?

Ich habe ein Screenshot des Projektexplorers angefügt:

Im oberen FPGA Target (RT Single Board RIO 10.0.18.167), welches aus dem Beispiel Projekt kommt, sieht man das CS_0 respektive CS_1 Port1/DIO9:0 zugeordnet ist.
Was beudetet dieses 9:0 in diesem Fall?

Der CS Port muss wohl als U16 und nicht als Boolean konfiguriert sein.
Im Original Beispiel sieht man das an der Port Konfiguration der FPGA I/Os, vgl angehängte Screenshots.

Das Beispiel lässt sich nicht kompilieren, da in meinem Fall Datentypen unterschiedlichen Typs (U8 und Boolean) miteinander verbunden sind...

Weiß einer Rat?