Zeit von Kanälen aufnehmen

1. Wenn der Wertebereich bei FPX beschränkt ist und nun nur bis 16 zählen kann, dann verstehe ich nicht, wie nach Konvertierung in eine Double plötzlich eine größere Zahl entstehen kann.

3. An die Anzahl der verbleibenden Elemente habe ich folgende Erwartung: Wert in Klammern für Spannung, andere Wert Temperatur.
Aller 1 s (1 ms) werden Daten ins FIFO geschrieben und alle 1 s (5 ms) wieder entnommen. So gehe ich davon aus das maximal 17 ( 5*4) Werte für die Kanäle sich im FIFO befinden und nach dem Auslesen wieder Null. Somit steigt die Anzahl nicht über 17 (5*4).
Aus irgendeinem Grund jedoch steigt diese Anzahl.

zu 5. die Build Spezifikation ist schon erzeugt und auch erstellt. Aber dann sollte diese doch sich schon auf dem FPGA befinden. Warum muss ich das also jedes mal nach Projektöffnen neu erzeugen?

Zur Warnung 61003:

Anscheinend ist der Aufbau des VIs noch nicht ganz richtig. Ich möchte das VI einmal starten und zwei oder spätere mehr FIFOs auslesen.
Dabei stört mich etwas die Reihenfolge der While-Schleife im Host.VI:
Zunächst wähle ich mir OPEN FPGA VI Referenz, mein FPGA.VI aus. Anschließend starte ich das FIFO Temp und lasse dann das FPGA.VI laufen.

Mein Ziel ist es , das FPGA.VI nur einmal zu öffnen und aus zwei FIFOs zu lesen.
Also möchte ich in meinem VI nur einmal OPEN FPGA VI Referenz und nur einmal RUN haben.
Leider kann ich nach OPEN FPGA VI Referenz nicht einfach beide FIFOs starten und deren Geschwindigkeit einstellen und dann die Ausgänge zu den unterschiedlichen While-Schleifen führen.
Ich weis leider nicht, wie es möglich ist, das FPGA.VI nur einmal zu öffnen und beide FIFOs auszulesen.