FIFO in Abhängigkeit der verbleibenden Elemente im FIFO füllen

Hallo,

ich möchte mit meinem cRIO im LV FPGA Modus unter anderem Analoge Kanäle ansteuern.
Dazu habe ich Daten in einem Array auf dem Host (cRIO) liegen. Über ein FIFO (Host to Target) möchte ich diese Daten auf das FPGA übertragen und die Analogen Kanäle damit ansteuern.
Die Befüllung des FIFOs soll in Abhängigkeit der verbleibenden Elemente im FIFO geschehen. Sobald die Anzahl der Elemente im FIFO beispielsweise unter 100 fällt sollen erneut 100 Elemente in das FIFO geladen werden. Falls die Anzahl der Elemente größer 100 ist, sollen keine Elemente in das FIFO geladen werden.
Die erste Frage lautet. Wie kann ich Hostseitig die aktuelle Anzahl der Elemente im FIFO abfragen?
In Angehängter Datei steht die Variable "FIFO befüllen" dafür das das FIFO weniger als 100 Elemente besitzt. Die Variable "Ausgabe" soll am Ende mit dem Eingang von FIFO.Write verbunden werden.
Als Beispielvektor und um zu sehen welche Daten in "Ausgabe" stehen, wird am Anfang ein Vektor kreiert der eine Größe von 100 Elementen besitzt und dessen Elemente gleich der Indexnummer sind.
Die Case-Struktur und Array-Subset sollen dazu dienen die passenden Elemente in das FIFO (Ausgabe) zu laden.
Leider funktioniert das noch nicht so ganz.
Entdeckt jemand meinen Fehler?
Danke