INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

17.06.2015, 10:57
Beitrag #1

Rostra Offline
LVF-Grünschnabel
*


Beiträge: 31
Registriert seit: Nov 2013

2010
2013
DE



Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen
Hallo,
ich übertrage 3 analoge Signale von meinem FPGA zu meinem RT-System. DA die meiste Zeit eigentlich nichts passiert brauche ich die Daten auch nicht. Aber... innerhalb von 3ms müssen Daten aufgezeichnet werden. Diese schreibe ich in einen FIFO. Wie kann ich es realisieren, dem FIFO zu sagen, wann er gefüllt werden soll und wann nicht? Irgendwie über eine Case-Struktur vielleicht?


Danke im Voraus
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
17.06.2015, 11:04
Beitrag #2

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen
(17.06.2015 10:57 )Rostra schrieb:  Irgendwie über eine Case-Struktur vielleicht?
Ja.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
17.06.2015, 11:43
Beitrag #3

Rostra Offline
LVF-Grünschnabel
*


Beiträge: 31
Registriert seit: Nov 2013

2010
2013
DE



RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen
Was genau muss ich in dem Fall in die Case-Struktur packen?

Das "Open-FPGA" das "Fifo.Read" oder alles? Was genau muss in die Case-Struktur?
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
17.06.2015, 11:51
Beitrag #4

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen
Fifo.Read? Ich dachte, du wolltest nur bei "Ereignis" Daten in den FIFO schreiben (also FIFO Write)...

Reden wir eigentlich vom FPGA-Programm oder vom RT-Programm?

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
17.06.2015, 12:02
Beitrag #5

Rostra Offline
LVF-Grünschnabel
*


Beiträge: 31
Registriert seit: Nov 2013

2010
2013
DE



RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen
Es ist ein CompactRio.
Also FPGA mit RT.

Im FPGA werden die Daten in den FIFO geschrieben, dann über den DMA übertragen und vom RT lese ich die Daten aus und übergebe diese in meinen Graphen.
Dies soll eben nur in diesen 3ms passieren.
Weisst du was ich mein?
Gleich noch eine Frage hinterher: Die Daten in dem Fifo möchte ich nun in meinem Graphen anzeigen lassen und möchte dass diese auch da bleiben bis der nächste Durchlauf passiert ist. Hast du da auch ne Idee?
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
17.06.2015, 12:10
Beitrag #6

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen
Im FPGA erfolgt bei dir also keine Entscheidung, ob du die Daten wirklich brauchst oder nicht? Das willst du erst im RT machen?

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
17.06.2015, 12:38
Beitrag #7

Rostra Offline
LVF-Grünschnabel
*


Beiträge: 31
Registriert seit: Nov 2013

2010
2013
DE



RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen
Ich muss ehrlich sagen, dass ich daran noch gar nicht gedacht habe.
Wahrscheinlich ist die Entscheidung darüber im FPGA sinnvoller aber im RT einfacher. Da mein Programm nicht sonderlich gross sein wird, ist Platzsparsamkeit zweitrangig. Darum würde ich die Entscheidung eher auf dem RT machen.
Generell ist mein Problem, dass ich bisher weder mit FPGA noch mit RT gearbeitet habe. Dass ich jetzt auf beides gleichzeitig stosse macht die Sache nicht einfacher.

Deswegen bin ich eher auf der Suche nach der wenig komplexeren Lösung.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
17.06.2015, 14:53
Beitrag #8

Rostra Offline
LVF-Grünschnabel
*


Beiträge: 31
Registriert seit: Nov 2013

2010
2013
DE



RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen
Das erste Problem ist gelöst:
http://www.ni.com/white-paper/2993/de/
Also doch auf FPGA-Basis... hattest recht!

Zur zweiten Frage: Wie kann ich die Daten, die aus dem Fifo entnommen werden, anstatt in einem Graphen, in einem indicator anzeigen lassen?
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
17.06.2015, 19:29
Beitrag #9

GerdW Offline
______________
LVF-Team

Beiträge: 17.398
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen
Hallo Rostra,

ein Graph ist ein Indicator: Problem gelöst…

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
18.06.2015, 06:17
Beitrag #10

Rostra Offline
LVF-Grünschnabel
*


Beiträge: 31
Registriert seit: Nov 2013

2010
2013
DE



RE: Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen
Hallo GerdW,
dann meine ich einen "numeric indicator".
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 3.598 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 8.771 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 5.995 28.05.2018 20:16
Letzter Beitrag: jg
  Langsame Datenübertragung zwischen cRIO9035 und FPGA auf NI9144 tobsen30 2 4.468 01.03.2018 18:37
Letzter Beitrag: tobsen30
  RS485 Kommunikation auf FPGA Basis - cRio Nullstrom 8 8.358 02.12.2016 08:44
Letzter Beitrag: Nullstrom
  Drehzahlmessung im FPGA über IO R.Fuertig 9 8.322 03.06.2016 11:22
Letzter Beitrag: GerdW

Gehe zu: