INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FIFO in Abhängigkeit der verbleibenden Elemente im FIFO füllen



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

10.09.2013, 22:43 (Dieser Beitrag wurde zuletzt bearbeitet: 10.09.2013 22:45 von Mietzekatze.)
Beitrag #6

Mietzekatze Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 118
Registriert seit: Nov 2011

2014 SP1
2011
DE


Deutschland
RE: FIFO in Abhängigkeit der verbleibenden Elemente im FIFO füllen
Also leider funktioniert das mit den Empty Elements Remaining noch nicht so ganz.
Im Anhang befindet sich ein kleines Beispielprogramm.
Der FIFO ist auf die Größe 1029 eingestellt.
Beim Auslesen von Empty Elements Remaining erscheint allerdings eine viel höhere Zahl:(16384 mit 10 Elementen gefüllt)
Diese Zahl aktualisiert sich auch nicht. Das wäre das erste Mysterium.
Nun sollte die Case-struktur neue Daten in das FIFO schreiben, wenn die Empty Elements Remaining kleiner 10. Da diese allerdings konstant auf 16384 bleiben wird dieser Bereich nicht aktiviert und nach 10 Elementen bricht das Programm ab, da der FIFO leer ist.

Hm was zeigt dieses Empty Elements Remaining eigentlich an,wenn nicht die verbleibenden freien Plätze im FIFO?


Angehängte Datei(en) Thumbnail(s)
   

12.0 .vi  TestBefüllenFIFOAusgangFPGA.vi (Größe: 30,88 KB / Downloads: 278)

12.0 .vi  TestBefüllungFIFOAusgang.vi (Größe: 133,37 KB / Downloads: 255)
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
Antwort schreiben 


Nachrichten in diesem Thema
RE: FIFO in Abhängigkeit der verbleibenden Elemente im FIFO füllen - Mietzekatze - 10.09.2013 22:43

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 4.970 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 14.012 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 8.702 28.05.2018 20:16
Letzter Beitrag: jg
  unplausible Werte aus FIFO kwakz 2 7.957 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 14.510 08.09.2015 14:35
Letzter Beitrag: GerdW
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 11.396 18.06.2015 06:17
Letzter Beitrag: Rostra

Gehe zu: