INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FPGA FIFO - Oszilloscop



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

01.09.2015, 12:41
Beitrag #3

PxCE_HB Offline
LVF-Neueinsteiger


Beiträge: 8
Registriert seit: Aug 2015

2015
2015
DE


Deutschland
RE: FPGA FIFO - Oszilloscop
Zitat:- Wie groß ist dein FIFO eingerichtet?
- Mein FIFO ist 1023 (Standardwert) groß.

Zitat:- Du hast bei der "Anzahl Elemente" beachtet, dass du zwei Kanäle abfragst und deshalb doppelt so viele Samples abfragen musst? (Also nicht 100 wie in deinem Beispiel, sondern 200?)
- Auch wenn ich 200 Elemente entnehme läuft der FIFO voll. Das mit den zwei Kanälen habe ich auch schon überlegt, aber warum geht es dann bei dem ersten Beispiel wenn ich alle 3 ms 1000 Werte lese und den mit 3 µs beschreibe?

Zitat:- Andere Vorgehensweise: im Host entweder nur eine kleine oder gar keine Wartezeit einrichten, dafür aber einfach die gewünschte Datenmenge abfragen. Das FIFO-Read sollte warten, bis die gewünschte Anzahl Samples im FIFO geschrieben wurde…
- Wenn ich warte bis ich die gewünschte Anzahl von Elemente in dem FIFO habe und dann erst lese (Programm siehe Anhang) funktioniert es leider auch nicht besser (oder ist das was ich gebaut habe falsch?)

Des Weiteren habe ich festgestellt, dass die Werte in dem Signalverlaufsgraphen nur richtig angezeigt werden wenn die restlichen Elemente in dem FIFO 0 sind. Allerdings bleibt manchmal 1 Element über, so dass der Graph dann nicht mehr richtig angezeigt wird. Nach einem Neustart ist wieder alles gut.
Ich habe zusätzlich noch mein Projekt mit angehängt.

Außerdem habe ich festgestellt, dass sich das Signalverlaufsdiagramm verändert wenn ich die Anzahl der zu lesenden Elemente anpasse. Dabei bekomme ich die Daten für das Signalverlaufsdiagramm nicht aus dem FIFO sondern über das Lese-/Schreibe Element. Hat dazu jemand eine Erklärung?


Angehängte Datei(en) Thumbnail(s)
       

15.0 .vi  Werte_anzeigen_FIFO.vi (Größe: 32,07 KB / Downloads: 479)

15.0 .vi  Werte_erfassen_FIFO.vi (Größe: 47,64 KB / Downloads: 459)
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
FPGA FIFO - Oszilloscop - PxCE_HB - 31.08.2015, 14:49
RE: FPGA FIFO - Oszilloscop - GerdW - 31.08.2015, 15:17
RE: FPGA FIFO - Oszilloscop - GerdW - 01.09.2015, 13:05
RE: FPGA FIFO - Oszilloscop - PxCE_HB - 01.09.2015, 13:29
RE: FPGA FIFO - Oszilloscop - GerdW - 01.09.2015, 13:32
RE: FPGA FIFO - Oszilloscop - PxCE_HB - 01.09.2015, 13:48
RE: FPGA FIFO - Oszilloscop - GerdW - 01.09.2015, 13:54
RE: FPGA FIFO - Oszilloscop - PxCE_HB - 08.09.2015, 14:25
RE: FPGA FIFO - Oszilloscop - GerdW - 08.09.2015, 14:35

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 5.092 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 14.388 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 8.959 28.05.2018 20:16
Letzter Beitrag: jg
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 8.620 26.10.2015 20:41
Letzter Beitrag: Felix777
  unplausible Werte aus FIFO kwakz 2 8.099 28.09.2015 06:05
Letzter Beitrag: kwakz
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 11.622 18.06.2015 06:17
Letzter Beitrag: Rostra

Gehe zu: